专利名称：制作半导体器件的方法
技术领域：
本发明涉及制作半导体器件的方法，特别涉及一种制作具有多金属(polymetal)栅极结构及双栅极结构之栅电极的半导体器件的方法。
背景技术：
近年来，对于高速低功耗半导体器件，特别是动态随机存取存储器(DRAM)有较高的需求。为满足这一需求，采用多金属栅极结构及双栅极结构。
多金属栅极结构有叠置于多晶硅膜上的多个金属膜。这种多金属栅极结构的电阻可以比通常所用的多晶硅-金属硅化物(polycide)结构的电阻低。一般地说，多金属栅极结构具有阻挡金属层(如氮化钨(WN)膜)和金属膜(如钨(W)膜)，二者共同叠置于多晶硅膜上。但是，这种多金属栅极结构在界面电阻方面存在问题，这就是说，阻挡金属层与多晶硅膜之间接触电阻会非线性地变大。由此，已经提出要采用具有硅化物膜的多金属栅极结构，所述硅化物膜存在于多晶硅膜和阻挡金属层之间。
另一方面，按照所说的双栅极结构，采用含有N型多晶硅的栅电极作为NMOS晶体管的栅极电极，其中所述多晶硅含有注入于多晶硅中的N型杂质(如磷)，并且这种双栅极结构还采用含有P型多晶硅的栅电极作为PMOS晶体管的栅电极，其中所述多晶硅具有注入于多晶硅中的P型杂质(如硼)。由于PMOS晶体管在双栅极结构中呈表面沟道型，所以在栅极长度较短时可使短通道效应(short-channel effect)受到抑制。这有利于提高该晶体管的性能。此外，由于能够降低常规嵌入沟道型(embeddedchannel-type)MOS晶体管的阈值电平，所以能够降低驱动电压。
以下将参照图12-20说明一种常规制作具有多金属栅极结构及双栅极结构之栅电极的方法。在图12-20中，“区域N”表示形成含有N型多晶硅之栅电极的区域，而“区域P”表示形成含有P型多晶硅之栅电极的区域。
首先，如图12所示，通过热氧化，在硅衬底201的表面上形成氧化硅膜202a。继而如图13所示那样，通过等离子氮化，使氧化硅膜202a氮化，形成栅极氮氧化合物膜202。
接着有如图14那样，在栅极氮氧化合物膜(gate oxynitridefilm)202上形成无定形硅层203a。
再往下则如图15那样，给区域P覆盖阻挡膜204，并在区域N中离子注入磷，作为N型杂质。随后去掉阻挡膜204。
接下去如图16所示，再给区域N覆盖阻挡膜205，并在区域P中离子注入硼，作为P型杂质。
如图17所示，去掉阻挡膜205后，按照CVD方法，利用WF6和SiH2Cl2混合气体，在无定形硅膜203a的整个表面上形成硅化钨(WSi)膜206。也可以通过物理气相沉积(PVD-physical vapor deposition)方法，如溅射法形成WSi膜206。不过，在采用PVD方法时，氧也会混入膜中，而且氧会增大WSi膜的电阻。因此采用CVD方法。
如图18所示，在700-950℃的大气中实行10-60秒的快速热退火(RTA-rapid thermal annealing)，称为脱气，以将按CVD方法形成的WSi膜206中所剩余的氯、氟等排到外面。通过这种RTA，使注入无定形硅膜203a中的N型杂质和P型杂质同时被激活，并使无定形硅膜203a转换为一层多晶硅膜。相应地，在栅极氮氧化合物膜202上分别形成N型多晶硅膜203n和P型多晶硅膜203p。
接下去如图19所示，通过溅射，在WSi膜206上依序形成氮化钨(WN)膜207和钨(W)膜208。另外，在钨(W)膜208上形成栅电极图样的氮化硅膜209。这之后有如图20所示，绘制W膜208、WN膜207、硅化钨(WSi)膜206及多晶硅膜203n和203p图样，同时用氮化硅膜209作掩膜，从而制成N型多金属栅电极210n和P型多金属栅电极210p。
比如日本专利申请未审公开No.2000-77540、平8-306802、平9-51040、平9-190983和平9-246206中都述及制作具有多金属栅极结构及双栅极结构之栅电极的半导体器件的方法。
图21是表示脱气WSi膜206时的RTA温度、N型多金属栅电极210n的界面电阻(N型多晶硅203n与WSi膜206间的接触电阻)以及P型多金属栅电极210p界面电阻(P型多晶硅203p与WSi膜206间的接触电阻)之间关系的曲线。“N型栅极”表示N型多金属栅电极210n的界面电阻，“P型栅极”表示P型多金属栅电极210p的界面电阻。横轴上的值1.0表示界面电阻的标准值。
如图21所示，按照上述常规制作方法，不存在N型多金属栅电极210n的界面电阻和P型多金属栅电极210p界面电阻都满足这一界面电阻标准值的温度区域。在N型多金属栅电极210n的界面电阻满足所述标准值的温度区域中，与N型多金属栅电极210n的界面电阻相比，P型多金属栅电极210p界面电阻变得非常大。
如上所述，在N型多金属栅电极210n的界面电阻与P型多金属栅电极210p界面电阻之间存在很大的不同时，就产生下述各问题。
图22A和22B表示一种环形振荡电路。图22A表示电路的符号，而图22B表示电路图。如图22A所示，反相器300的输出端OUT接到输入端IN。如图22B所示，反相器300包括PMOS晶体管301和NMOS晶体管302。这些栅极采用多金属结构和双栅极结构。
在图22A和22B所示的环形振荡电路中，有如图23A所示那样，当PMOS晶体管301的多金属栅电极的界面电阻远大于NMOS晶体管302的多金属栅电极的界面电阻时(对应于图21中所示的区域A)，与输入信号IN的波形相比，输出信号OUT的上升波形延迟一个较大的范围。另一方面，有如图23B所示那样，当NMOS晶体管302的多金属栅电极d界面电阻远大于PMOS晶体管301的多金属栅电极的界面电阻时(对应于图21中所示的区域B)，与输入信号IN的波形相比，输出信号OUT的下降波形延迟一个较大的范围。
发明内容
为解决上述问题而实现本发明。本发明的目的在于提供一种制作半导体器件的方法，分别在具有多金属结构和双栅极结构之栅电极的半导体器件中，既能减小N型多金属栅电极的界面电阻又能减小P型多金属栅电极的界面电阻。
本发明制作半导体器件的方法包括第一步，分别在半导体衬底的第一区域和第二区域上形成硅膜；第二步，将P型杂质选择地离子注入到第一区域中的硅膜内；第三步，实行第一次退火，从而激活注入在所述硅膜内的P型杂质；第四步，在第三步之后，将N型杂质选择地离子注入到第二区域中的硅膜内；第五步，在第四步之后，在所述硅膜上按CVD方法形成硅化物膜；第六步，实行第二次退火，从而排出硅化物膜内所含的气体并激活N型杂质；第七步，在所述硅化物膜上依序形成阻挡金属层及金属膜；以及第八步，绘制金属膜、阻挡金属层、硅化物膜和硅膜图样，从而在第一区域中形成P型多金属栅电极和在第二区域中形成N型多金属栅电极。
按照本发明，既可以减小P型多金属栅电极的界面电阻，又可以减小N型多金属栅电极的界面电阻(硅膜和硅化物膜的接触电阻)。由于下述理由可以理解能够实现界面电阻的减小。根据第一次退火，P型杂质被激活并被容纳于硅膜的晶格内，从而获得一个稳定状态。在这种稳定状态下，可以避免P型杂质在第二次退火中向着半导体衬底方向的扩散。相应地，可使界面附近P型杂质的浓度保持在较高的水平。
如上所述，按照本发明，预先将P型杂质离子注入到硅膜中，并实现第一次退火，以激活P型杂质。这之后再将N型杂质离子注入到硅膜中，并形成硅化物膜。然后，实现第二次退火，使硅化物膜脱气，并激活N型杂质。换句话说，在形成阻挡金属层之前，使其中注入有P型杂质的区域两次受到热处理。采用这种安排，既可使P型多金属栅电极的界面电阻减小，也可使N型多金属栅电极的界面电阻减小。
图面说明以下参照附图通过对本发明的详细描述，将使本发明的上述以及其它的目的、特点和优点变得愈见清晰，其中图1是表示本发明一种优选实施例制作半导体器件方法一个步骤(形成氧化硅102a)的截面图；图2是表示本发明该种优选实施例制作半导体器件方法一个步骤(形成栅极氮氧化合物膜102)的截面图；图3是表示本发明该种优选实施例制作半导体器件方法一个步骤(形成无定形硅膜103a)的截面图；图4是表示本发明该种优选实施例制作半导体器件方法一个步骤(离子注入P型杂质)的截面图；图5是表示本发明该种优选实施例制作半导体器件方法一个步骤(激活P型杂质的RTA)的截面图；图6是表示本发明该种优选实施例制作半导体器件方法一个步骤(离子注入N型杂质)的截面图；图7是表示本发明该种优选实施例制作半导体器件方法一个步骤(形成WSi膜106)的截面图；图8是表示本发明该种优选实施例制作半导体器件方法一个步骤(从WSi膜106脱气的RTA)的截面图；图9是表示本发明该种优选实施例制作半导体器件方法一个步骤(形成WN膜107、W膜108和氮化硅膜109)的截面图；图10是表示本发明该种优选实施例制作半导体器件方法一个步骤(绘制形成栅电极110n和110p)的截面图；图11是表示本发明该种优选实施例制作方法中对WSi膜106脱气时的RTA温度、N型多金属栅电极110n的界面电阻，以及P型多金属栅电极110p的界面电阻之间关系的曲线；图12是表示按照常规方法制作半导体器件的一个步骤(形成氧化硅膜202a)的截面图；图13是表示按照常规方法制作半导体器件的一个步骤(形成栅极氮氧化合物膜202)的截面图；图14是表示按照常规方法制作半导体器件的一个步骤(形成无定形硅膜203)的截面图；图15是表示按照常规方法制作半导体器件的一个步骤(离子注入N型杂质)的截面图；图16是表示按照常规方法制作半导体器件的一个步骤(离子注入P型杂质)的截面图；
图17是表示按照常规方法制作半导体器件的一个步骤(形成WSi206)的截面图；图18是表示按照常规方法制作半导体器件的一个步骤(从WSi膜206脱气的RTA)的截面图；图19是表示按照常规方法制作半导体器件的一个步骤(形成WN膜207、W膜208和氮化硅膜209)的截面图；图20是表示按照常规方法制作半导体器件的一个步骤(绘制形成栅电极210n和210p)的截面图；图21是表示对WSi膜206脱气时的RTA温度、N型多金属栅电极210n的界面电阻，以及P型多金属栅电极210p的界面电阻之间关系的曲线；图22A和22B是环形振荡电路的电路符号和电路图；图23A和23B是表示图22A和22B所示电路的输入信号IN与输出信号OUT之间关系的示意图。
具体实施例方式
以下将参照
本发明的优选实施例。
图1-10是本发明制作半导体器件各个步骤的过程示意图，所述器件具有多金属栅极结构和双栅极结构的栅电极。图1-10中的“区域N”表示形成包含N型多晶硅的栅极的区域，而“区域P”表示形成包含P型多晶硅的栅极的区域。
首先如图1所示，在H2-N2-O2氛围中，于750-900℃范围的温度下，最好在850℃下，使硅衬底101的表面被热氧化，从而形成厚度在1.5-200纳米(nm)范围，最好约为6nm的氧化硅膜102a。
接下去如图2所示，通过等离子氮化使氧化硅膜102a被氮化，形成栅极氮氧化合物膜102。
再如图3所示，在550-650℃范围内，最好在550℃的成膜温度下，按照CVD方法，于栅极氮氧化合物膜102上形成无定形硅膜103a，其厚度在50-150nm范围内，最好约为100nm。
继而如图4所示，用树脂膜104覆盖区域N，并按1.5×1015/cm2-5×1015/cm2范围内，最好在约为1.5×1015/cm2的比例下，用3-10keV范围内，最好约为5keV的能量，将硼(B)离子作为P型杂质离子注入到区域P中。注入射程Rp最好约为16nm，以使离子被注入到无定形硅膜103a的表面区域内。
接着，通过O2等离子处理等除去所述树脂膜104。这之后在100％的N2或者混有O2的氛围内，并在700-950℃范围内的温度下，实行10-60秒钟的RTA，从而激活注入在区域P中的无定形硅膜103a内的硼离子。与此同时，有如图5所示那样，使无定形硅膜103a转换成多晶硅膜103，并且所述区域P中的多晶硅膜103成为P型多晶硅膜103p。为防止硼渗透(因RTA使硼离子在栅极绝缘膜中扩散并渗出到衬底上的现象)，最好在约950℃下，于约10秒钟的短时间内，在大约1％O2的氛围内实行所述RTA。
接下去如图6所示，以树脂膜105覆盖区域P，并按4×1015/cm2-8×1015/cm2范围内，最好在约为5×1015/cm2的比例，用5-20keV范围内，最好约为10keV的能量，以磷离子作为N型杂质离子注入到区域N内。注入射程Rp最好约为14nm，以使离子被注入到多晶硅膜103的表面区域内。
接着，在除去所述树脂膜105之后，通过表面清洗，去掉因在O2氛围下热处理而在多晶硅膜103表面上形成的氧化膜。这之后如图7所示，通过CVD方法，在500-600℃范围内，最好在约为580℃的成膜温度下，利用WF6与SiH2Cl2的混合气体，在多晶硅膜103的整个表面上，形成硅化钨(WSi)膜106，膜厚在2-10nm范围内，最好约为5nm。
这之后，在100％N2的氛围内，并在700-950℃范围内的温度下，实行10-60秒钟的RTA，从而如图8所示那样，在成膜时，通过CVD方法脱去WSi膜106中所含的氯、氟等气体。根据这种RTA、同时从WSi膜106中脱气，使得激活那些被注入到多晶硅膜103中却未被激活的N型杂质(磷)。区域N中的多晶硅膜103转换成N型多晶硅膜103n。
当这种RTA的时间太短时，或者当这种RTA的温度太低时，会使多晶硅膜103与WSi膜106之间表面处的电阻变大。由于下述原因要考虑这一点。在低温下的短时间RTA中，氯和氟会残留在WSi膜106内。于是，残留的氯和氟气体在后面的过程中会引起WSi膜106的氧化。也就是说，当在后面的过程中给WSi膜106加热时，会使界面被氧化或者被氮化。还有，在采用过度退火的情况下，由于注入的杂质扩散之故，多晶硅膜103与WSi膜106间界面处的杂质浓度降低。相反，在RTA温度太高或者RTA的时间太长的情况下，所述界面的电阻会增大。因此，要在780-850℃范围内，最好为800℃的温度下，实行约30秒钟的RTA。
接下去如图9所示，通过溅射，在WSi膜106上顺序形成氮化钨(WN)膜107和钨(W)膜108。此外，在钨(W)膜108上形成氮化硅膜109，作为栅极图样。这之后有如图10所示者，利用氮化硅膜109为掩膜，绘制W膜108、WN膜107、WSi膜106以及多晶硅膜103n和103p图样，从而完成包含N型多晶硅膜103n、WSi膜106、WN膜107和W膜108的N型多金属栅电极110n，以及完成包含P型多晶硅膜103p、WSi膜106、WN膜107和W膜108的P型多金属栅电极110p。
图11是表示本发明制作方法中对WSi膜106脱气时的温度、N型多金属栅电极110n的界面电阻(N型多晶硅103n与WSi膜106间的接触电阻)，以及P型多金属栅电极110p的界面电阻(P型多晶硅103p与WSi膜106间的接触电阻)之间关系的曲线。“N栅极”表示N型多金属栅电极110n的界面电阻。“P栅极”表示P型多金属栅电极110p的界面电阻。横轴上的值1.0表示界面电阻的标准值。
如图11所示，存在一个温度范围，在这个稳定范围内，P型多金属栅电极110p的界面电阻满足这一界面电阻的标准值。在P型多金属栅电极110p的界面电阻满足这一标准值的温度范围内，N型多金属栅电极110n的界面电阻也满足这一标准值(图11所示的范围)。因此，当在这一温度范围内通过RTA对WSi膜106脱气时，既可使N型多金属栅电极110n的界面电阻减小，也可使P型多金属栅电极110p的界面电阻减小。
如上所述，既可使N型多金属栅电极110n的界面电阻减小，也可使P型多金属栅电极110p的界面电阻减小。因此，当由具有这些多金属栅电极的MOS晶体管构成图21所示的环形振荡器时，实际上不会使输出信号OUT的上升波形和下降波形延迟。因此，就能得到高速运行电路。
虽然这之前已经描述过本发明的一种优选实施例，但本发明并不限于上述实施例，而可以做各种改型，却不致脱离本发明的精髓。不言而喻，这样的改型都包含在本发明的范围内。
例如，在上面的实施例中，虽然在图3所示的过程中形成无定形硅膜103a，但也可以用多晶硅膜代替所说的无定形硅膜。
虽然在上面的实施例中对于N型杂质用磷，P型杂质使用硼，但也可以使用其它种类的杂质。譬如，对于N型杂质也可以采用砷或锑，以及对于P型杂质也可以使用铟或氟化硼。对于P型杂质而言，也可以离子注入硼或者铟。在这种情况下，可将铟离子注入到无定形硅膜103a的表面区域中，而可以将硼离子注入深部区域中。因为与硼相比，铟不容易扩散，所以在实行RTA时不会造成更大的移动。相应地，可以使表面区域中P型杂质的浓度保持在较高的水平，同时可使界面电阻减小。
虽然在上面的实施例中将P型杂质选择地离子注入到P区域中，以及将N型杂质选择地离子注入到N区域，但也可以将P型杂质离子注入到整个区域中(包括P区域和N区域)，并在这之后可通过加大剂量而将N型杂质选择地离子注入到N区域中。
权利要求
1.一种制作半导体器件的方法，它包括第一步，分别在半导体衬底的第一区域和第二区域上形成硅膜；第二步，将P型杂质选择地离子注入到第一区域中的硅膜内；第三步，实行第一次退火，从而激活注入在硅膜内的P型杂质；第四步，在第三步之后，将N型杂质选择地离子注入到第二区域中的硅膜内；第五步，在第四步之后，在所述硅膜上按CVD方法形成硅化物膜；第六步，实行第二次退火，从而排出硅化物膜内所含的气体并激活N型杂质；第七步，在所述硅化物膜上依序形成阻挡金属层及金属膜；以及第八步，绘制金属膜、阻挡金属层、硅化物膜和硅膜图样，从而在第一区域中形成P型多金属栅电极以及在第二区域中形成N型多金属栅电极。
2.如权利要求1所述的制作半导体器件的方法，其中，所述硅化物膜是硅化钨(WSi)膜。
3.如权利要求1所述的制作半导体器件的方法，其中，所述硅化物膜的厚度在2-10nm范围内。
4.如权利要求1所述的制作半导体器件的方法，其中，所述阻挡金属层是氮化钨(WN)膜，而所述金属膜是钨(W)膜。
5.如权利要求1-4任一项所述的制作半导体器件的方法，其中，在780-850℃范围内的温度下实现第二次退火。
6.如权利要求1-4任一项所述的制作半导体器件的方法，其中，在比所述第二次退火更高的温度下和更短的时间周期内实现第一次退火。
7.一种制作半导体器件的方法，它包括第一步，分别在半导体衬底的第一区域和第二区域上形成硅膜；第二步，将P型杂质选择地离子注入到第一区域中的硅膜内；第三步，实行第一次退火，从而激活注入在硅膜内的P型杂质；第四步，在第三步之后，将N型杂质选择地离子注入到第二区域中的硅膜内；第五步，在第四步之后，在所述硅膜上按CVD方法形成硅化物膜；第六步，实行第二次退火，从而排出硅化物膜内所含的气体并激活N型杂质；第七步，在硅化物膜上依序形成阻挡层及金属膜；以及第八步，绘制金属膜、阻挡金属层、硅化物膜和硅膜图样，从而在第一区域中形成P型多金属栅电极和在第二区域中形成N型多金属栅电极；其中，在780-850℃范围内的温度下实现第二次退火；并且在比所述第二次退火更高的温度下和更短的时间周期内实现第一次退火。
8.如权利要求1或7所述的制作半导体器件的方法，其中，在所述第一步，所述硅膜是无定形硅膜，并且在所述第一次退火中，所述硅膜成为多晶硅。
9.一种制作半导体器件的方法，它依次包括如下步骤在半导体衬底上形成硅膜；依序将P型杂质和N型杂质离子注入到所述硅膜内；在硅膜上依序至少形成硅化物膜和金属膜；其中，在离子注入P型杂质之后，于离子注入N型杂质之前，实现第一次退火，并在离子注入N型杂质之后实现第二次退火。
10.如权利要求9所述的制作半导体器件的方法，其中，在形成所述硅化物膜之后并在形成金属膜之前实现所述第二次退火。
全文摘要
在半导体衬底的第一区域和第二区域上分别形成硅膜；将P型杂质选择地离子注入到第一区域中的硅膜内；实行第一次退火，以激活注入在硅膜内的P型杂质；在第一次退火之后，将N型杂质选择地离子注入到第二区域中的硅膜内；在离子注入N型杂质之后，在所述硅膜上按CVD方法形成硅化物膜；实行第二次退火，从而排出硅化物膜内所含的气体并激活N型杂质；在硅化物膜上依序形成阻挡层及金属膜；以及绘制金属膜、阻挡金属层、硅化物膜和硅膜图样，从而在第一区域中形成P型多金属栅电极和在第二区域中形成N型多金属栅电极。
文档编号H01L21/28GK1819153SQ200610005789
公开日2006年8月16日 申请日期2006年1月6日 优先权日2005年1月13日
发明者齐野敢太 申请人:尔必达存储器股份有限公司