专利名称：用于包含n－epi偏置的高压工艺的完全集成浮动电源的制作方法
技术领域：
本申请涉及用于馈送数据采集电路的电源电压，尤其是，在单块集成电路高压工艺(technology)中实现的电流感测器芯片中的完全集成低压浮动电源。
背景技术：
图1示出了用于发动机驱动控制的普通转换器装置的单个转换脚的电路10。该电路10包括用来驱动高压侧开关14和低压侧开关16的半桥驱动器12。在这种装置中经常用连接在X节点和负载之间的旁路电阻来感测相电流。由该旁路电阻提供的电压数据由在单块集成电路高压工艺中实现的电流感测器芯片18检测。B.Murari，F.Bertotti，G.S.Vignola在Berlino 1996，Sprinter-Verlag的“Smart powerIcs”的第2章中讨论了电流感测电路，该感测电路在此引用并作为参考，其包括在浮动n-epi袋(pocket)中，该袋指的是X节点，其允许通过在该点抑制普通模式出现来检测数据(Vx＝0V÷600V)。
典型地，自举电容器CB用于为芯片的浮动端供电。根据功率晶体管驱动要求，在关闭低压侧开关16时使用15V电源给自举电容器CB充电，在关闭高压侧开关14时，提供相当于Vx的VF＝15V。由于在自举电容器CB上的充电和放电状态，用波纹噪声来表征外部电源电压VF。
通常，高压工艺可以从信号处理电路中使用的MOSFET的尺寸的连续减小获益。相反，更小的设备通常需要低于15V的电源电压。因此，为了充分利用尺寸减小工艺，必须实现能从VF电压获得稳定的5V补给电源的浮动电源。
发明内容
因此，本发明的目的是提供一种解决方案，其使得具有输出电压Vout≤5V的完全集成低压浮动供电(LVFS)得以实现。
本方面的另一个目的是在单块集成电路高压工艺中实现的电流感测器芯片中实现用于馈送数据采集的完全集成LVFS。
本发明的又一个目的是由在其袋中出现的最大电压值小的电压偏置的浮动n-epi袋中实现完全集成LVFS。
本发明的再一个目的是使用用于信号处理的先进的MOSFET族，使得使用比在其中出现的最大电压值低的电压很好地偏置来保持浮动epi。
提供用于馈送数据采集电路的集成电路。该集成电路包括转换器装置，其具有用来驱动在半桥中连接的高压侧和低压侧开关、形成在单块集成电路高压工艺中的数据采集电路、用来给数据采集电路提供电压的低压浮动供电(LVFS)电路，该LVFS电路形成在浮动n-epi袋中，其使用比在n-epi袋中出现的最大电压值低的电压偏置。
通过参考附图对本发明进行以下描述，本发明的其他特点和优点将会变得显而易见。
图1是用于电机驱动控制的普通转换器装置的单个转换脚的电路图； 图2是具有两个不同外延生长的n-epi袋的单个p型基底的截面图； 图3是具有两个不同外延生长的n-epi袋，其中场氧化层与金属交叉来提供LVFS的单个p型基底的截面图； 图4是在浮动袋之间具有内部粘合的单个p型基底的顶视图； 图5是用来处理电压值VF并确保所有连接都是反向偏置的调整电路的基础结构的电路图，其中电压值VF比epi袋偏置电压Vout高； 图6是单个p型基底的截面图，其中对于两个VX值所有连接都是反向偏置； 图7是包括如图6所示形成的测试LVFS的集成电路的截面图； 图8是包括如图6所示形成的LVFS的改进集成电路的截面图； 图9是图8的集成电路的设计图，其具有面积为640×380μm2，并包括电源能带隙参考电压、调整环以及在VF上的ESD； 图10示出的是反向变化的试验电压波形，其中a1)X(4V/div)，b1)ΔVout(2V/div)@dV/dt＝0.03V/ns；a2)X(4V/div)，b2)ΔVout(2V/div)@dV/dt＝0.01V/ns；以及时标为500ns/div；以及 图11示出的是反向变化的电压波形，其中c1)X(7.5V/div)，d1)ΔVout(7.5V/div)@dV/dt＝0.03V/ns，c2)X(7.5V/div)，d2)Vout(7.5V/div)@dV/dt＝0.01V/ns，以及时标为1μs/div。
具体实施例方式为理解本发明的电流感测器芯片的工作状态，提供要进行检测的系统、采取的工艺的特征的概述是有用的。该采取的工艺允许感测电路和逻辑接口都集成在相同的芯片上。图2示出了具有两个不同外延生长的n-epi袋的单个p型基底20的截面图。所有的电路、感测线路和逻辑接口在epi袋中实现，在连接到系统的总地DC(图1)的P型基底20中制作该epi袋。
该浮动的袋，其相当于X节点，其特征为特别的几何形状，其由允许n-epi/p子接点承受高转换偏置电压。在由M.Grasso、S.Morini、A.Rugginenti在2004年12月7日提出的题为“用于AC发动机相电流感测的输入滤波器”、美国专利No.6,828,753，由A.W.Ludikhuize在Power Semiconductor Devices and ICs，2000中提出的“A Review ofRESURF Technology”、在2000年5月25日的第12届国际研讨会的11-18页上、由J.S.Ajit，D.Kinzer，N.Ranjan在ISPSD’93的PowerSemiconductor Devices and ICs，2003中提出的“1200V High-Side LateralMOSFET in Junction-Isolated Power IC Technology Using Two FieldReduction Layers”中讨论了Resurf@工艺。在1993年5月18-20日的第5届国际研讨会的会议记录的第230-235页、由A.Merello、A.Rugginenti、M.Grasso提出的“使用单块集成电路高压门驱动器”以及由A.Lidow，D.Kinzer G.Sheridan，D.Tam提出的“在新千年中用于电力管理的半导体路标”，2001年6月第89卷第6期第803-812页的IEEE会议记录在此结合并作为参考，其通常用来准确地描绘电场。因此，结击穿会使得达到1200V之多。低压侧的epi袋LS由固定电压(15V)偏置并且相当于DC-。在这两个袋之间的信息交换由使用短路电流脉冲的DMOS装置补偿。以下公开的所有电压值指的是共模VX(DC+或DC-)的瞬时值。
现在，可以利用具有2μm和0.5μm信道长度，分别称之为20V工艺和5V工艺的MOS工艺。而且，现在VF是偏置浮动epi袋和提供电流感测电路唯一可以利用的电压。因此，可以用20V工艺的MOS来实现epi袋和电流感测电路。
如上所述，本发明的目的在于开发5V工艺MOS族中的感测电路，该MOS族确保比第一MOS族具有更好的性能和更少的电力消耗。而且，该供给以及5V工艺中的感测电路所占的总面积比20V工艺中只用于感测电路所需要的面积更小。后者的优势获得了价值，因为信号处理部件的复杂性增加了。而且，5V工艺装置有助于实现通过20V工艺的使用不能获得其性能的电路。
在n-epi袋中，在p井(well)实现了n信道MOS，同时该n信道MOS直接形成在外延层中。这就意味着n-epi袋构成了p信道装置的主体。使用外部供给VF来偏置epi袋。p信道的主体偏置在15V利用5V装置，工作范围应该介于15V(VF)和10V(VF-5V)之间。结果，感测电路和旁路电阻电压Vin需要两个不同的参考电压，例如感测电路为VX+10V，旁路电阻电压为VX，电压变换就变得必要了。电压转换操作可能会使信号的信噪比更差，这必须进行处理。因此，在偏置浮动袋的同时，实现提供参照VX的5V或3.3V输出电压的电力供给是必要的。
现在讨论提出的关于供给电路的解决方案的优缺点。理论和实践结果的比较，显示了一些未曾遇到的状态，其分析和解释也进行讨论。
实现LVFS 低压浮动供电(LVFS)可以用多种不同的方法来实现。下面将突出这些各式各样的解决方法的优点和缺点以阐明做出这些选择的背后的原因。获得5V工艺电压供电的第一种方法是不将其在电流感测芯片中集成来进行调节。该方法可以用外面的LVFS芯片进行补偿。调节实现电压Vout从VF开始(参见图1)。这种方法对LVFS电路没有拓扑限制。这种方法的缺点是在该系统中出现其他芯片和板上耦合噪音的影响。
获得5V工艺电压供电第二种方法可以是用包含有LVFS的第二浮动n-epi袋来实现电流感测芯片。用VF来偏置该epi袋使得在供给拓扑方面没有限制是可能的。然而，当VX＝600V时，将电压Vout提供给包含电流感测电路的其它浮动epi袋时产生了一些问题。
图3示出了通过用金属交叉场氧化层来提供LVFS的第二种方法的执行。这里，第二种方法通过使用金属来实现，其在epi袋之间交叉场氧化层区域，由于基底20连接到系统接地DC-，当VF＝615V时发生了一些氧化层损坏的问题。该方法有很多缺点。为确保IC的整体性，有必要实现比通常的场氧化层更厚的场氧化层，这样延长了场氧化层的沉积。而且，对处理步骤的任何改进需要非常昂贵的、消耗时间的可靠性和质量测试。因此，该方法可以认为只对该装置的大批量生产是可行的。
图4示出了通过使用设置在两个袋中并在内部结合在一起的两个专用垫来给第二epi袋提供Vout。N-epi区域1是LVFS，n-epi区域2是电流感测电路；n-epi区域3是接口部分。该结合被塑料模包围并且确保了电绝缘。然而，因为需要两个其它的垫和内部结合，这种方案增加了生产出的集成电路的成本。
本发明优选的实施例涉及在相同的浮动epi袋中实现LVFS，在该袋中设置了电流感测电路。这允许通过LVFS电路的输出电压而不是袋中最大的电压值VF直接偏置该epi袋。该实施例成本效率最好，以下将详细描述。
由于该epi袋由LVFS本身的输出电压偏置，这对于理解该电压供给电路的拓扑限制是重要的。设计成与该n-epi袋一起使用的电路由外部电源VF偏置，其也是其具有的最高电压值。相反，对本发明来说，控制电压值VF＝15V，其比epi袋偏置电压Vout＝5V高，并且确保所有的连接在所有的工作条件下都是反向偏置是必要的。
如图5所示，通过连接到VF只是20V工艺的n信道MOSFET的漏极端和由其结构特征隔离的多晶硅电阻器来获得该结果。图6进一步示出了多晶硅基底的横截面，其中获得的供电结构连接对VX的共模值是反向偏置的。
在20V工艺中n信道装置的使用是强制性的，因为MOSFET将通过其源极端子提供电压Vout。这就意味着在通常的工作条件下，其比电源源极电压高5V。这样，Vout＝5V偏置浮动袋并通过移动它们的工作范围来馈送电流感测电路，其中在该工作范围内通过旁路电阻提供的数据是可以得到的(Vout÷VX)。
图7示出了第一种方法实现的LVFS单元的示意图。如图所示，只有20V工艺的n信道MOS开关H2的漏极端和多晶硅电阻器R0连接到VF，这是出于上述考虑的需要。该电路在芯片中在开放的环形拓扑结构中测试，该结构允许基于公式1实现VoutVout＝VZ+VGS1-VGS2(1)其中VZ是齐纳二极管D1的反向偏置电压。负载电流Iload＝1mA，是电流感测电路最大的消耗预计。
具有图7的单元的电路的试验结果、位于根据Cadence@环境得到的极限曲线之间，显示最大偏差为6.2％的Vout＝5.243。然而，该电路没有提供具有需要的精度的Vout。所以，使用闭合的环形拓扑结构以改进性能的第二种供给方法实现了。该供给的单元的示意图和设计图分别在图8和9中示出。该闭合的环形拓扑结构还包括在测试芯片中，具有与第一供给电路相同的基本结构，在20V工艺中具有额外增加的多晶硅电阻器R2和n信道MOSFET开关H2连接到VF。
用两级放大器来实现调整环。其在5V工艺中实现并由与由电路实现的输出电压相同的输出电压直接供电。操作放大器的同相输入是MOS开关M1的门而且由带隙标准偏置。带隙的输出V_BG＝1.2V在温度范围-40℃≤温度≤140℃内精度为±2.8％。该带隙电路包括由两级配置组成的运算放大器。由于使用的工艺不提供可用5V偏置的齐纳二极管，所以包括该带隙标准。该带隙电路确保比用齐纳二极管方法具有更好的温度补偿和精度。在正确的工作点中，放大器(V)的反相输入也强迫到1.2V。在这种方式中，选择R3和R4的值来获得输入级的静态电流和IH2需要的Vout值是可能的。实际上，对于由缓冲输入级构成的H2的偏置电流可以写成IH2＝V-/R3＝1.2V/R3 (2)同时Vout的值可以写成Vout＝V-*(1+R4/R3)(3) 调整放大器的第二增益级作为公共源级来实现。其在具有MOSFET开关H3的20V工艺中实现，因为在正常的工作条件下，其漏电压比源电压高5V。差动输入级由I1＝15μA偏置。另外，设计电流源电路并且插入在测试芯片中。该电路提供用于带隙Ip5μA的偏置电流和调整放大器Ip10μA。带隙和电流源都由Vout供给并在5V工艺中实现。因此，在它们的拓扑结构上有一些限制，实际上，在这些电路中的NPN装置包括的集流器是epi袋层，由于这种原因，其在5V处。仿真(simulation)和测量 在Cadence的仿真环境和图8的电路的试验结果之间的比较记录在表1中。在表1中，仿真列报告情况限制最差，测试列报告观察到的芯片的平均性能。进行最差情况仿真以获得测试期间相当重要的极限曲线。测试在30个样品中进行。根据最初的分析，观察由于在CB上的充电状态和放电状态，LVFS如何受VF的值的变化的影响是重要的。仿真显示了与正常Vout有±3.6％的偏置。测量显示与Vout的最大偏置小于2％。
第二种分析描述了在整个这些应用典型的所需的温度范围内的LVFS的特征。最差情况仿真示出了在Vout偏值低4.8％。在测试状态期间，用热气流改变芯片的工作温度，其与5V的最大偏离小于4％。
最后的分析示出了LVFS在电流负载中怎样受偏离影响。实际上，设计该供给来提供电流Iload＝1mA。该仿真显示了在Vout上的最大偏离小于4％。在测试状态期间，最大偏离小于3.6％。因此，根据这些分析可以得出结论，仿真结果和测试结果之间与位于仿真的最差情况曲线之间的试验曲线存在良好的一致是可能的。
如上所述，VF是有干扰的外部供电。因此，在VF上分析Vout怎样被有干扰的信号影响是重要的。对于这些测量，在多个不同的频率时具有2V峰到峰振幅的正弦信号叠加到VF上。随后，观察到Vout上的干扰振幅。该试验结果比仿真的还要糟。注意，在确定电路的最后方案时，供给电路的输出将是一个内部节点，而在测试芯片中其连接到外部衬垫是重要的。然而，仍得到外部干扰的显著减小。
表1 记录了在0V和600V之间的VX节点的振荡期间LVFS的形态。该振荡由斜率(dV/dt)表征，其可以是每纳秒数十伏。建立的可以获得的测量允许我们观察LVFS强迫VX在0V和30V之间振荡的形态。然而，考虑到随着施加反向电压，p子接点/n-epi接点的电容减小，这是振荡真正的临界范围。所以，主要的电荷注入发生在振荡这部分。用所使用的仪器，用最大值1V/ns改变振荡区域的斜率也是可能的。该试验结果示出了在X节点从30V过渡到0V期间LVFS产生的一些问题(见图9)。实际上，在振荡期间能看到Vout的值受到很大的干扰。该现象的振幅和持续时间都连接到振幅斜率和由负载减弱的电流。新的仿真被带到表面是该问题背后的原因。实际上，具有Vout＝5V和VX＝30V，该p副接点/n-epi接点具有35V的反向偏置电压。当VX下降到0V时，在n-epi中有许多正电荷从连接处注入。该问题是由于这样的事实，n-epi袋的偏置由源跟随器级MOSFET H2(图8)提供该类型的输出级能获得电流，但不能减弱它。因此，该电荷注入增加了Vout的值。在Vout上的峰值振幅可以通过增加由负载减弱的电流来降低。
图10和11示出了在放电状态结束后Vout保持在低于5V。当VX′振幅的斜率增加时，该现象的持续时间增加了。该形态时由于调节运输放大器上的转换速度问题引起的。实际上，如果Vout增加，该调节环尽力将它在其正确的工作点上转变。要不是Vout的值高于VF，将会失去环控制。由于该调节没有将转变最优化，其需要数μs来将该环恢复到其正确的工作点。该问题通过为LVFS执行一个输出级可能得到解决，其既能提供电流又能减弱电流，例如推挽式拓扑。用这种方法，在负面期间n-epi中注入的电荷可以被减弱。
虽然已经相对与特殊实施例描述了本发明，但是许多其它的变形和改变以及其他用途对本领域技术人员来说是显而易见的。因此，指出本发明并不局限于这里的典型公开。
权利要求
1.一种用于为数据采集电路供电的集成电路，该集成电路包括转换器设备，该转换器设备具有用来驱动在半桥中连接的高压侧和低压侧的半桥驱动器，该集成电路包括形成在单块集成电路高压工艺中的数据采集电路；以及用来给数据采集电路提供电压的低压浮动供电LVFS电路，该LVFS电路形成在浮动n-epi袋中，该袋由比n-epi袋中出现的电压的最大值低的电压偏置。
2.根据权利要求1所述的集成电路，其中由LVFS电路提供给数据采集电路的电压优选是介于5V和3.3V之间。
3.根据权利要求1所述的集成电路，其中该LVFS形成在数据采集电路的硅基板的浮动n-epi袋中，该n-epi袋由LVFS的输出电压直接偏置。
4.根据权利要求3所述的集成电路，其中设计该LVFS以与n-epi袋一起使用，并由外部供电偏置，该外部供电是集成电路中最高的电压值，该LVFS电路提供n-epi袋偏置电压Vout。
5.根据权利要求4所述的集成电路，其中该LVFS电路包括第一n信道MOSFET和在第一n信道MOSFET的栅极端和漏极接线端之间连接的第一多晶硅电阻器，该第一n信道MOSFET的电源提供电压Vout。
6.根据权利要求5所述的集成电路，其中只有第一n信道MOSFET的漏极接线端和第一多晶硅电阻器连接到外部电压源，该第一n信道MOSFET和第一多晶硅电阻器由它们的结构特征隔离。
7.根据权利要求6所述的集成电路，其中第一n信道MOSFET在20V工艺中。
8.根据权利要求7所述的集成电路，其中LVFS的接点由位于高压侧开关和低压侧开关之间的节点处的电压VX的共模值反向偏置。
9.根据权利要求5所述的集成电路，其中该LVFS电路还包括具有连接到第一n信道MOSFET的栅极和第一多晶硅电阻器栅极接线端和漏极接线端以及连接到齐纳二极管的阴极端的源极端子的第二n信道MOSFET，该齐纳二极管的阳极端子连接到高压侧开关和低压侧开关之间的节点。
10.根据权利要求9所述的集成电路，其中电压Vout等于齐纳二极管的反向偏置电压加上第二n信道MOSFET的栅源的电压减去第一n信道MOSFET的栅源的电压。
11.根据权利要求5所述的集成电路，其中该LVFS电路还包括具有通过第二电阻器和电容器连接到第一n信道MOSFET的栅极和连接到第一多晶硅电阻器栅极端子和漏极端子的第二n信道MOSFET，以及具有两级放大器的调节环，该两级放大器包括包括带隙电路和电流源电路的差动级，该带隙电路提供偏置差动级的带隙参考以及偏置带隙电路的电流源电路；以及作为公共源级实现的增益级。
12.根据权利要求11所述的集成电路，其中该差动级在5V工艺中实现，增益级和第二n信道MOSFET在20V工艺中实现，通过输出电压VOUT直接供给调节环。
13.用于驱动负载所述的集成电路，该集成电路包括转换器装置，该转换器装置具有用来驱动在半桥中连接的高压侧和低压侧开关的半桥驱动器，该集成电路包括形成在单块集成电路高压工艺中的电流感测器；以及用来给电流感测器提供电压的低压浮动供电电路LVFS，该LVFS电路连接在外部供给VF和电流感测器之间。
14.根据权利要求13所述的集成电路，其中还包括在负载和连接高压侧开关和低压侧开关的节点之间耦合的节点电压供电，该电流感测器通过节点电压供电感测电压。
15.根据权利要求13所述的集成电路，其中在连接到高压侧和低压侧开关之间的节点的外部芯片上提供该LVFS电路，该LVFS电路没有集成在电流感测器中。
16.根据权利要求13所述的集成电路，其中该电流感测器包括第一和第二浮动n-epi袋，该第二n-epi袋包括LVFS，和在与金属交叉的第一和第二epi袋之间的场氧化层。
17.根据权利要求16所述的集成电路，还包括用于提供输出电压VOUT设置在第一和第二袋中、并在内部连接在一起的至少两个专用衬垫。
18.根据权利要求17所述的集成电路，其中该电流感测器还包括三个n-epi区域，第一区域是LVFS电路，第二区域包括电流感测器电路，第三区域是接口部分。
19.根据权利要求18所述的集成电路，其中该电流感测器还包括用来包围所述连接并提供电气绝缘的塑料模。
全文摘要
提供一种用来馈送数据采集电路的集成电路。该集成电路包括用来驱动在半桥中连接的高压侧和低压侧开关的半桥驱动器，形成在单块集成电路高压工艺中的数据采集电路，以及用来给数据采集电路提供电压的低压浮动供电(LVFS)电路，该LVFS电路形成在浮动n－epi袋中，该袋由比n－epi袋中出现的电压的最大值低的电压偏置。
文档编号H01L27/04GK1992265SQ200610162710
公开日2007年7月4日 申请日期2006年10月8日 优先权日2005年10月7日
发明者S·莫里尼 申请人:国际整流器公司