专利名称：60v高压bcd工艺中齐纳二极管结构及其制造方法
技术领域：
本发明涉及半导体器件技术领域，具体来说，本发明涉及一种60V高压BCD工艺中齐纳二极管结构及其制造方法。
背景技术：
60V高压B⑶驱动器件及其模块广泛应用于电源管理、PDP驱动、IXD驱动、LED驱动、马达驱动，汽车电子等领域，是近年来的热门研究领域。而齐纳二极管(kner)在高压 BCD电路中是个十分有用的器件。
齐纳二极管(kner)在稳压电源中广泛应用于基准电压源或在过电保护电路中作为保护二极管，在低压电路中常常用作电压调节器。同时也用作浪涌保护、过压保护、电弧抑制、串联型稳压，能用在抑制瞬态干扰与抑制极高速度脉冲干扰的场合。齐纳二极管还广泛应用于LED发光二极管上，如在制作大功率LED时可以并联一个齐纳二极管抗ESD，或串联一个齐纳二极管帮助稳压，避免LED元件被电流破坏。
齐纳二极管是利用其雪崩击穿效应的面接触型晶体二极管，也叫稳压二极管。齐纳二极管是利用PN结工作在反向击穿状态时，击穿电压附近的电流变化很大，电压变化却很小的原理。它是一种直到临界反向击穿电压前都具有很高电阻的半导体器件。在反向击穿时，在一定的电流范围内(或者说在一定功率损耗范围内)端电压几乎不变，表现出稳压特性。齐纳二极管的反向电压增加到某个特殊值，对于一个微小偏压的变化，就会使电流产生一个可观的增加。在这临界击穿点上，反向电阻降低到一个很小的数值，在这个低阻区中电流增加而电压则保持恒定。引起这种效应的电压称为“击穿”电压或“齐纳”电压，广泛应用于稳压电源与限幅电路之中。发明内容
本发明所要解决的技术问题是提供一种60V高压BCD工艺中齐纳二极管结构及其制造方法，能够优化齐纳二极管P极的浓度及浓度梯度，而且优化N极接触区与P极的结构，确保该“击穿”是体击穿。
为解决上述技术问题，本发明提供一种60V高压B⑶工艺中齐纳二极管结构的制造方法，包括步骤
提供P型硅衬底，其上形成有N型埋层，在所述P型硅衬底上热生长P型外延层；
在所述P型外延层中高能注入第一 N型杂质，并经高温扩散形成低浓度的高压N 阱；
在所述高压N阱中高能注入P型杂质，并经高温扩散形成低浓度的高压P型漂移区；
依照标准CMOS工艺，在所述P型外延层上进行局部氧化工艺，制作器件/电路部分的多个场氧化隔离；
通过离子注入法在所述高压P型漂移区中分别注入所述P型杂质和第二 N型杂质，并经高温扩散形成P型体区；进行低压P阱工艺，在所述P型体区的下方形成低压P阱；依照标准CMOS工艺，以所述高压P型漂移区上方的两个场氧化隔离之间的有源区为对准层，在所述齐纳二极管结构的正极区域以及负极区域依次图形曝光，通过离子注入法作P+掺杂和N+掺杂，分别形成正极和负极。可选地，形成所述正极和所述负极之后还包括步骤对所述齐纳二极管结构作快速热处理过程，进行离子激活。可选地，对所述齐纳二极管结构作快速热处理过程之后还包括步骤在所述齐纳二极管结构的正极区域和负极区域淀积硅化物阻挡层，在所述P型体区和所述低压P阱上方的所述正极区域留出窗口；在所述窗口露出的所述正极区域上进行接触工艺，并形成后段工艺。可选地，所述接触工艺包括在所述窗口露出的所述正极区域上形成钛硅化物或者钴硅化物接触。 可选地，所述第一 N型杂质为磷，所述第二 N型杂质为砷，所述P型杂质为硼。为解决上述技术问题，本发明还提供一种60V高压B⑶工艺中齐纳二极管结构，包括N型埋层，位于P型硅衬底中，所述P型硅衬底上形成有P型外延层；低浓度的高压N讲，位于所述N型埋层之上、所述P型外延层之中，所述高压N阱与所述N型埋层相接；低浓度的高压P型漂移区，位于所述高压N阱之中；多个场氧化隔离，分布于所述P型外延层的表面，作为器件/电路部分的隔离；P型体区和低压P阱，两者均位于所述高压P型漂移区中，且所述P型体区位于低压P阱的上方；正极和负极，分布在所述高压P型漂移区的表面且两者由一个场氧化隔离间隔开。可选地，所述高压P型漂移区上方的所述正极区域和所述负极区域内淀积有硅化物阻挡层，在所述P型体区和所述低压P阱上方的所述正极区域留出有窗口。可选地，在所述窗口露出的所述正极区域上包括有钛硅化物或者钴硅化物接触。与现有技术相比，本发明具有以下优点本发明提出了在60V高压B⑶工艺层次与工艺步骤的基础上形成齐纳二极管的方法及其结构。其充分利用HVPMOS的高压P型漂移区(即漏端漂移区，HPL) ,LDNMOS的P型体区(即沟道区，PBD)、低压P阱(PWL)等P型注入层次来优化齐纳二极管正极的浓度及浓度梯度。其利用高压N阱(HNW)与N型埋层(也叫埋沟N阱，BNL)来形成齐纳二极管的负极。本发明还同时优化了齐纳二极管正极与负极接触区的结构，从而确保该击穿是体击穿。本发明与高压BCD工艺完全兼容，不需要增加任何额外的工艺层次或工艺步骤。 该齐纳二极管具有良好的正向特性和反向击穿特性，极大地提高了高压BCD工艺应用的灵活性。
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中图1为本发明一个实施例的60V高压B⑶工艺中齐纳二极管结构的剖面示意图；图2为本发明一个实施例的60V高压B⑶工艺中齐纳二极管结构的制造方法的流程图；图3至图6为本发明一个实施例的60V高压B⑶工艺中齐纳二极管结构的制造过程的剖面结构示意图。
具体实施例方式下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。图1为本发明一个实施例的60V高压B⑶工艺中齐纳二极管结构的剖面示意图。 本实施例中在0. 35 μ m 60V高压B⑶工艺中嵌入齐纳二极管Qener)结构，与60V高压B⑶ 工艺完全兼容，不需要增加任何额外的层次与工艺，具有很好的正向特性与击穿特性。图2为本发明一个实施例的60V高压B⑶工艺中齐纳二极管结构的制造方法的流程图。如图2所示，该60V高压B⑶工艺中齐纳二极管结构的制造方法可以包括执行步骤SlOl，提供P型硅衬底，其上形成有N型埋层，在P型硅衬底上热生长P 型外延层；执行步骤S102，在P型外延层中高能注入第一 N型杂质，并经高温扩散形成低浓度的高压N阱；执行步骤S103，在高压N阱中高能注入P型杂质，并经高温扩散形成低浓度的高压 P型漂移区；执行步骤S104，依照标准CMOS工艺，在P型外延层上进行局部氧化工艺，制作器件 /电路部分的多个场氧化隔离；执行步骤S105，通过离子注入法在高压P型漂移区中分别注入P型杂质和第二 N 型杂质，并经高温扩散形成P型体区；执行步骤S106，进行低压P阱工艺，在P型体区的下方形成低压P阱；执行步骤S107，依照标准CMOS工艺，以高压P型漂移区上方的两个场氧化隔离之间的有源区为对准层，在齐纳二极管结构的正极区域以及负极区域依次图形曝光，通过离子注入法作P+掺杂和N+掺杂，分别形成正极和负极。60V高压B⑶工艺中齐纳二极管结构的制造方法的实施例图3至图6为本发明一个实施例的60V高压B⑶工艺中齐纳二极管结构的制造过程的剖面结构示意图。需要注意的是，这些以及后续其他的附图均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本发明实际要求的保护范围构成限制。如图3所示，提供P型硅衬底(为绘图简便起见而未示出)，其上形成有N型埋层(BNL) 202。然后，在P型硅衬底上热生长P型外延层(PEPI或写作P-Epi) 203。如图4所示，在P型外延层203中高能注入第一 N型杂质，例如磷，并经高温扩散形成低浓度的高压N阱(HNW) 204。该高压N阱204底部与N型埋层202相接触。继续如图4所示，在高压N阱204中高能注入P型杂质，例如硼，并经高温扩散形成低浓度的高压P型漂移区(HPL) 205。还是如图4所示，依照标准CMOS工艺，在P型外延层203上进行局部氧化工艺 (LOCOS)，制作器件/电路部分的多个场氧化隔离(Fox) 206。如图5所示，通过离子注入法在高压P型漂移区205中分别注入P型杂质和第二 N型杂质，并经高温扩散形成P型体区(PBD) 207。接着进行低压P阱工艺，在P型体区207 的下方形成低压P阱(PWL) 208。如图6所示，依照标准CMOS工艺，以高压P型漂移区205上方的两个场氧化隔离 206之间的有源区209为对准层，在齐纳二极管结构200的正极212区域以及负极213区域依次图形曝光，通过离子注入法作P+(PPQ掺杂和N+(NPQ掺杂，分别形成正极212和负极 213。在本实施例中，在形成齐纳二极管结构200的正极211和负极212之后还可以包括对齐纳二极管结构200作快速热处理过程，进行离子激活。在本实施例中，在对齐纳二极管结构200作快速热处理过程之后还可以包括在齐纳二极管结构200的正极212区域和负极213区域淀积硅化物阻挡层210，其中在P型体区 207和低压P阱208上方的正极212区域留出窗口 211。然后，在窗口 211露出的正极212 区域上进行接触工艺，包括形成钛硅化物或者钴硅化物接触，并形成后段工艺。60V高压B⑶工艺中齐纳二极管结构的实施例本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且选择性地省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。图6为本发明一个实施例的60V高压B⑶工艺中齐纳二极管结构的剖面示意图。 如图6所示，该60V高压B⑶工艺中齐纳二极管结构200可以包括N型埋层202、低浓度的高压N阱204、低浓度的高压P型漂移区205、多个场氧化隔离206、P型体区207和低压P 阱208、正极212和负极213等。其中，N型埋层202位于P型硅衬底中，P型硅衬底上形成有P型外延层203。低浓度的高压N阱204位于N型埋层202之上、P型外延层203之中，高压N阱204与N型埋层202相接。低浓度的高压P型漂移区205位于高压N阱204之中。多个场氧化隔离206 分布于P型外延层203的表面，作为器件/电路部分的隔离。P型体区207和低压P阱208 两者均位于高压P型漂移区205中，且P型体区207位于低压P阱208的上方。正极212 和负极213分布在高压P型漂移区205的表面且两者由一个场氧化隔离206间隔开。在本实施例中，高压P型漂移区205上方的正极212区域和负极213区域内还淀积有硅化物阻挡层210，在P型体区207和低压P阱208上方的正极212区域留出有窗口 211。在窗口 211露出的正极212区域上可以包括有钛硅化物或者钴硅化物接触。本发明提出了在60V高压B⑶工艺层次与工艺步骤的基础上形成齐纳二极管的方法及其结构。其充分利用HVPMOS的高压P型漂移区(即漏端漂移区，HPL) ,LDNMOS的P型CN 102544065 A体区(即沟道区，PBD)、低压P阱(PWL)等P型注入层次来优化齐纳二极管正极的浓度及浓度梯度。其利用高压N阱(HNW)与N型埋层(也叫埋沟N阱，BNL)来形成齐纳二极管的负极。本发明还同时优化了齐纳二极管正极与负极接触区的结构，从而确保该击穿是体击穿。本发明与高压BCD工艺完全兼容，不需要增加任何额外的工艺层次或工艺步骤。 该齐纳二极管具有良好的正向特性和反向击穿特性，极大地提高了高压BCD工艺应用的灵活性。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围之内。
权利要求
1.一种60V高压B⑶工艺中齐纳二极管结构O00)的制造方法，其特征在于，包括步骤提供P型硅衬底，其上形成有N型埋层(20 ，在所述P型硅衬底上热生长P型外延层 (203)；在所述P型外延层(20 中高能注入第一 N型杂质，并经高温扩散形成低浓度的高压 N 阱(204)；在所述高压N阱Q04)中高能注入P型杂质，并经高温扩散形成低浓度的高压P型漂移区(205)；依照标准CMOS工艺，在所述P型外延层(20 上进行局部氧化工艺，制作器件/电路部分的多个场氧化隔离(206)；通过离子注入法在所述高压P型漂移区005)中分别注入所述P型杂质和第二 N型杂质，并经高温扩散形成P型体区007)；进行低压P阱工艺，在所述P型体区007)的下方形成低压P阱008)；依照标准CMOS工艺，以所述高压P型漂移区(20 上方的两个场氧化隔离(206)之间的有源区(209)为对准层，在所述齐纳二极管结构O00)的正极012)区域以及负极 (213)区域依次图形曝光，通过离子注入法作P+掺杂和N+掺杂，分别形成正极(212)和负极 013)。
2.根据权利要求1所述的制造方法，其特征在于，形成所述正极011)和所述负极 (212)之后还包括步骤对所述齐纳二极管结构(200)作快速热处理过程，进行离子激活。
3.根据权利要求2所述的制造方法，其特征在于，对所述齐纳二极管结构(200)作快速热处理过程之后还包括步骤在所述齐纳二极管结构O00)的正极(212)区域和负极(213)区域淀积硅化物阻挡层 010)，在所述P型体区(207)和所述低压Ρ, 008)上方的所述正极012)区域留出窗口 (211)；在所述窗口(211)露出的所述正极012)区域上进行接触工艺，并形成后段工艺。
4.根据权利要求3所述的制造方法，其特征在于，所述接触工艺包括在所述窗口(211)露出的所述正极012)区域上形成钛硅化物或者钴硅化物接触。
5.根据权利要求1至4中任一项所述的制造方法，其特征在于，所述第一N型杂质为磷，所述第二 N型杂质为砷，所述P型杂质为硼。
6.一种60V高压B⑶工艺中齐纳二极管结构000)，其特征在于，包括N型埋层002)，位于P型硅衬底中，所述P型硅衬底上形成有P型外延层Q03)；低浓度的高压N阱004)，位于所述N型埋层(20 之上、所述P型外延层(20 之中， 所述高压N阱(204)与所述N型埋层(20 相接；低浓度的高压P型漂移区005)，位于所述高压N阱(204)之中；多个场氧化隔离006)，分布于所述P型外延层Q03)的表面，作为器件/电路部分的隔离；P型体区(207)和低压P阱008)，两者均位于所述高压P型漂移区Q05)中，且所述 P型体区(207)位于低压P阱Q08)的上方；正极(21 和负极013)，分布在所述高压P型漂移区(20 的表面且两者由一个场氧化隔离O06)间隔开。
7.根据权利要求6所述的齐纳二极管结构000)，其特征在于，所述高压P型漂移区 (205)上方的所述正极012)区域和所述负极013)区域内淀积有硅化物阻挡层010)，在所述P型体区(207)和所述低压Ρ, O08)上方的所述正极012)区域留出有窗口 011)。
8.根据权利要求7所述的齐纳二极管结构000)，其特征在于，在所述窗口(211)露出的所述正极012)区域上包括有钛硅化物或者钴硅化物接触。
全文摘要
本发明提供一种60V高压BCD工艺中齐纳二极管结构及其制造方法，该制造方法包括步骤提供P型硅衬底，其上形成有N型埋层，在P型硅衬底上热生长P型外延层；在P型外延层中形成低浓度的高压N阱；在高压N阱中形成低浓度的高压P型漂移区；在P型外延层上制作器件/电路部分的多个场氧化隔离；在高压P型漂移区中注入P型杂质和N型杂质，并经高温扩散形成P型体区以及位于其下方的低压P阱；以高压P型漂移区上方的两个场氧化隔离之间的有源区为对准层，在齐纳二极管结构的正极区域以及负极区域依次图形曝光，分别形成正极和负极。本发明优化齐纳二极管P极的浓度及浓度梯度，而且优化N极接触区与P极的结构，确保击穿成为体击穿。
文档编号H01L21/329GK102544065SQ20121004108
公开日2012年7月4日 申请日期2012年2月22日 优先权日2012年2月22日
发明者刘建华, 吴晓丽, 杨金, 胡景芝 申请人:上海先进半导体制造股份有限公司