专利名称：芯片电阻器的制作方法
技术领域：
本发明涉及电路的电流检测等所使用的低电阻芯片电阻器，尤其涉及面朝 下安装的低电阻芯片电阻器。
技术背景一般的芯片电阻器在陶瓷基板的上表面上设有桥接一对上部电极和下部电极的电阻体(resistor)和覆盖该电阻体的保护层，而且在陶乾基板的下表面 上设有一对下部电极，在陶资基板的长度方向两端面上设有端面电极，并使其 与上部电极及下部电极紧密接合。另外，在这些各电极上粘附有镀层，在实际 安装时，通过将下部电极搭载在电路板的布线图案上并使该布线图案与该镀层 软4f料连接，而经由端面电极进行向上部电极或电阻体的通电。然而， 一直以来公知的技术是，这种芯片电阻器的电阻体较多地使用氧化 钌系的材料，但对于电路的电流检测等所使用的芯片电阻器，由于需要预先将 电阻值设定为1D以下，所以使用利用以铜为主成分的电阻体来实现低电阻化 的芯片电阻器(例如，参照专利文献l:特开平10-144501号公报，第4 5页， 图1)。这里，由于铜不仅是低电阻材料而且其电阻温度系数(TCR)小，所 以通过使电阻体的主成分为铜，可得到将设定电阻值抑制到1Q以下的低电阻 且低TCR的芯片电阻器。然而，即使在陶瓷基板的上表面上设置由低电阻材料构成的电阻体，该电 阻体也通过端面电极而与电路板布线图案导通，所以要想促进芯片电阻器的低 电阻化，就不能忽视该端面电极的电感。也就是说，安装在电路板的布线图案 上的芯片电阻器经由端面电极进行向上部电极或电阻体的通电，但是由于该端 面电极从陶资基板的下端延伸至上端，所以在端面电极不可避免地产生阻碍芯 片电阻器的低电阻化的电阻值。于是，作为促进芯片电阻器的低电阻化的方法，本发明人着眼于在将电阻 体存在的 一侧朝向电路板的部件搭载面的状态下进行安装的所谓面朝下安装。即认为，若在芯片电阻器的陶瓷基板的下表面一侧配设电阻体及其电极部，并 将该电极部搭载在电路板的布线图案上，则不经由端面电极就能进行向该电阻 体的通电，所以，通过例如使该电阻体的主成分为铜/镍合金，就能容易地促 进芯片电阻器的小型化。还有，为了芯片电阻器的小型化等一直在实行这种面朝下安装(例如，参照专利文献2:特开2000-58303号公报，第2页，图9)。 如上所述，若在芯片电阻器的陶瓷基板的下表面上设置由低电阻材料构成 的电阻体并进行面朝下安装则可有效地促进低电阻化，但是配设在电阻体的两 端部上的导电性良好的电极部由丝网印刷等而不能不形成为比该电阻体的膜 厚更薄一些，所以，在芯片电阻器的下表面一侧，包覆该电阻体的保护层和包 覆该电极部的镀层容易设定在大致相同的高度的位置上。并且，在该芯片电阻 器的保护层比镀层更向下方突出而形成的场合，由于向电路板上安装时芯片电 阻器容易倾斜地搭载，所以引起安装不良的危险性变高。另外，若配设在电阻 体两端部上的电极部的膜厚小则电感增大，所以，这也成为阻碍芯片电阻器的 低电阻化的主要原因。 发明内容本发明是鉴于这种现有技术的实际情况而提出的技术方案，其目的在于提 供一种不易引起安装不良且易于促进低电阻化的芯片电阻器。为了达到上述目的，本发明的芯片电阻器具备长方体形状的陶瓷基板； 设置在该陶瓷基板的下表面的长度方向两端部的以玻璃为主成分的一对加高 基底部；分别设置在覆盖这些加高基底部的至少一部分的区域，且相互间隔设 定为规定尺寸的一对第 一电极层；设置在桥接这些第 一电极层彼此的区域的以 铜为主成分的电阻体；分别设置在覆盖上述第一电极层的区域的一对第二电极 层；以覆盖露出于这些第二电极层之间的上述电阻体的方式设置的绝缘性保护 层；设置在上述陶瓷基板的长度方向两端面上且下端部与上述第二电极层紧密 接合的一对端面电极；以及粘附在上述第二电极层及上述端面电极上的镀层， 通过将上述第 一及第二电极层搭载在电路板的布线图案上，并使该布线图案与 上述镀层软钎料连接，而安装在该电路板上。这样构成的芯片电阻器，以低电阻且TCR也小的材料形成电阻体，并且 通过实行面朝下安装，不经由端面电极就能向电阻体通电，再有，由于电阻体的电极部由2层结构的第一及第二电极层构成且节省膜厚，所以可将该电极部 的电感设定得非常小。因此，该芯片电阻器易于促进低电阻化且TCR特性也 易于提高。另外，在该芯片电阻器中，由于覆盖附设在陶瓷基板的下表面上的 加高基底部而形成2层结构的第一及第二电极层，所以第二电极层的一部分向 下方突出相当于加高基底部的膜厚的尺寸，因而易于设定成使粘附在第二电极 层上的镀层的最外层比覆盖电阻体的保护层更向下方突出的所希望的形状。因 此，该芯片电阻器倾斜地搭载在电路板上的危险性小，不易引起安装不良。还 有，该芯片电阻器的端面电极虽然在电方面没有作用，但由于在搭载在电路板 的布线图案上并进行软钎料连接时由该端面电极形成软钎料圆角，所以能够大 幅度地提高安装后的安装强度。在上述结构中，在上述第二电极层比上述第一电极层大，且该第二电极层 的一部分与上述陶资基板的下表面紧密接合的场合，2层结构的第一电极层和第二电极层分别与陶资基板紧密接合，所以，可靠地避免两电极层彼此剥离从 而提高可靠性。本发明的效果如下。本发明的芯片电阻器，由于与附设在陶瓷基板的下表面上的加高基底部重 合而形成第一及第二电极层，所以易于使粘附在第二电极层上的镀层的最外层 比覆盖电阻体的保护层更向下方突出，因此，倾斜地搭载在电路板上的危险性 减小且不易引起安装不良。另外，该芯片电阻器，其电阻体由低电阻且低TCR 的材料形成，并且通过进行面朝下安装，不经由端面电极便可向电阻体通电， 并且，电阻体的电极部(第一及第二电极层)通过2层结构能够将电感设定得 非常小，因此易于促进低电阻化，TCR特性也易于提高。另外，由于若将该 芯片电阻器安装在电路板上，则通过端面电极形成软钎料圆角，所以能够容易 地确保所需要的安装强度。
图2是表示该芯片电阻器的制造工序的剖^L图。 图3是表示该芯片电阻器的制造工序的俯视图。图中l一芯片电阻器，2—陶乾基板，3—加高基底部，4—第一电极层，5—电 阻体，5a—修剪槽，6—第二电极层，7—保护层，8—上部电极，9一端面电极， 10 13—镀层，20—电路板，21—布线图案，21a—软钎料焊盘，22—软钎料， 22a—软钎料圆角。
具体实施方式
参照附图对发明的实施方式进行说明，图1是模式地表示涉及本发明的实 施方式例的芯片电阻器的剖视图，图2是表示该芯片电阻器的制造工序的剖视 图，图3是表示该芯片电阻器的制造工序的俯视图，图4是表示将该芯片电阻 器安装在电路板上的状态的主要部分剖视图。这些图所示的芯片电阻器1是以低电阻且低TCR面朝下安装在电路板20 上的芯片电阻器。该芯片电阻器1在长方体形状的陶资基板2的下表面上设有 以玻璃为主成分的一对加高基底部3;覆盖加高基底部3的一部分的梯形形状 的一对第一电极层4;以铜/镍合金为主成分且桥接一对第一电极层4彼此的电 阻体5;覆盖各第一电极层4的方形的一对第二电极层6;以及覆盖未被第一 及第二电极层4、 6覆盖而露出的电阻体5的绝缘性保护层7,而且，在陶瓷 基板2的上表面的长度方向两端部设有一对上部电极8，通过端面电极9桥接 处于对应位置的两电极层4、 6和上部电极8，并且，在第二电极层6和上部 电极8以及端面电极9上包覆4层结构的镀层10 13而概略构成。陶瓷基板2是氧化铝基板，将未图示的大张基板纵横分割而得到多个。一 对加高基底部3在陶瓷基板2的下表面的长度方向两端部设成带状， 一对第一 电极层4将相互间隔设定为规定尺寸，宽度窄的一侧与加高基底部3重合。电 阻体5设在陶瓷基板2的下表面中央部，电阻体5的两端部与各第一电极层4 的成为宽度宽的一侧重合。 一对第二电极层6的相互间隔与一对第一电极层4 的相互间隔一致，但是由于第二电极层6比第一电极层4大，所以，各第二电 极层6的一部分与陶瓷基板2的下表面紧密接合。这些第一以及第二电极层4、 6均由铜系(或银系)的良好的导电性材料构成，两电极层4、 6的膜厚也相 同。保护层7由环氧系等绝缘性树脂构成，保护层7的两端部与各第二电极层 6重合。虽然一对上部电极8和一对端面电极9实际上不是作为电极起作用，但由于成为镀层10~13的基底层，因而有助于软钎料连接强度的提高。上部电 极8由铜系(或银系)的良好的导电性材料构成，端面电极9由镍/铬系的良 好的导电性材料构成。如图4所示，端面电极9的下端部与第一及第二电极层 4、 6紧密接合，端面电极9的上端部与上部电极8紧密接合。4层结构的镀层 10 13其最内层是镍镀层10、其外层是铜镀层ll、再外侧是镍镀层12、最外 层是锡镀层13。还有，在陶瓷基板2的上表面中央部印刷有由绝缘性树脂构 成的显示层14。下面，主要基于图2和图3说明如此构成的芯片电阻器1的制造工序。还 有，在这些图中，虽然仅图示出了一个芯片区域，但由于实际上一并制造多个 芯片电阻器，因而在用来制备多个的大张基板(未图示)上设有相当于多个的 份的芯片区域，在将该大张基板分割成长条形而成的长条形基板(未图示)上 也设有相当于多个的^^分的芯片区域。首先，如图2 (a)和图3 (a)所示，通过在用来制备多个的大张基板的 一面(陶瓷基板2的下表面)上印刷玻璃系的浆料并进行烧制，而在各芯片区 域(图3中的双点划线区域)的长度方向两端部形成带状的加高基底部3。并 且，如图2 (b)所示，通过在该大张基板的另一面(陶瓷基板2的上表面) 上印刷铜系(或银系)的导电性浆料并进行烧制，而在各芯片区域的长度方向 两端部形成上部电极8。但是，加高基底部3和上部电极8也可以先形成任意 一个。其次，如图2 (c)和图3 (b)所示，通过在该大张基板的一面印刷铜系 (或银系)的导电性浆料并进行烧制，在各芯片区域形成与加高基底部3重合 的梯形形状的第一电极层4。然后，如图2 (d)和图3 (c)所示，通过在大 张基板的上述一面印刷以铜/镍合金为主成分的导电性浆料并进行烧制，而在 各芯片区域形成桥接一对第一电极层4彼此的电阻体5。然后，如图2 (e)和图3 (d)所示，通过在大张基板的上述一面中覆盖 各第一电极层4的区域印刷铜系(或银系)的导电性浆料并进行烧制，而形成 比第一电极层4更大的方形的第二电极层6。还有，由于不与各芯片区域的周 边重合地印刷第一及第二电极层4、 6,所以这两电极层4、 6进入大张基板的 分割用断开槽的危险小。因此，即使使用含铜的延性高的材料作为电极层的材料，产生飞边的危险也小，可顺利地进行大张基板的一次分割作业从而提高制造成品率。其次，如图2 (f)和图3 (e)所示，通过使电阻值测定用探针(未 图示)接触各芯片区域的一对第二电极6，并用激光等在电阻体5上形成修剪 槽5a，进行电阻值的调节。其次，如图2 (g)和图3 (f)所示，通过在各芯片区域以覆盖露出于一 对第二电极层6之间的电阻体5的方式印刷环氧系等树脂浆料并使其加热固 化，形成横跨各芯片区域的绝缘性保护层7，并且，通过在大张基板的相反侧 的面上印刷与该保护层7相同的树脂浆料并使其加热固化，而在各芯片区域形 成显示层14。并且，在将该大张基板沿着一次分割用断开槽分割成长条形后，通过对各 长条形基板的分割露出面实施镍/铬的溅射，如图2 (h)和图3 (g)所示，形 成两端部与第一及第二电极层4、 6和上部电极8紧密接合的端面电极9。然后，通过将该长条形基板沿着二次分割用断开槽分割成单个片，并对这 些单个片依次实施电镀，如图l或图3 (h)所示形成4层结构的镀层10~13， 这样，可得到芯片电阻器1的完成品。该电镀工序首先在第二电极层6和上部 电极8及端面电极9上粘附镍镀层10,并在该4臬镀层IO上粘附铜镀层11后， 在该铜镀层11上粘附镍镀层12，最后在该镍镀层12上粘附锡镀层13。这些 镀层10~13用于防止电极被压坏或实现软钎焊的可靠性的提高，只要是2层以 上即可，未必是4层。如上述那样制造的芯片电阻器1,如图4所示，由于将第一及第二电极层 4、 6搭载在电路板20的布线图案21上进行面朝下安装，并使保护电阻体5 的保护层7与电路板20的部件搭载面相面对，所以芯片电阻器l的最外层的 锡镀层13和布线图案21的软钎料焊盘21a通过软钎料22而处于电地且机械 地连接的状态。此时，由于通过在软钎料焊盘21a立起的端面电极9而形成软 钎料圆角22a,所以芯片电阻器1对电路板20的安装强度足够大从而可确保 可靠性。这样，涉及本实施方式例的芯片电阻器1,其电阻体5由低电阻且低TCR 的材料构成，并且通过进行面朝下安装可不经由端面电极9地向电阻体5通电， 再有，由于电阻体5的电极部由2层结构的第一及第二电极层4、 6构成且节省膜厚，从而可将该电极部的电感设定得非常小。因此，该芯片电阻器l易于促进低电阻化，且TCR特性也易于提高。另夕卜，在该芯片电阻器l中，由于覆盖附设在陶瓷基板2的下表面的加高 基底部3而形成2层结构的第一及第二电极层4、 6,所以第二电极层6的一 部分向下方突出相当于加高基底部3的膜厚的尺寸，因而易于设定成使粘附在 第二电极层6上的镀层的最外层(锡镀层13 )比覆盖电阻体5的保护层7更 向下方突出的所希望的形状。因此，该芯片电阻器1倾斜地搭载在电路板20 上的危险性小，不易引起安装不良。还有，在本实施方式例中，由于在形成电阻体5之前形成第一电极层4， 在制造芯片电阻器1时首先判断形成断开槽5a之前的初始电阻值是否合适之 后进入第二电极层6的形成工序，所以，在判断初始电阻值不合适时，不必形 成第二电极层6,因而具有可节约未形成第二电极层部分的电极材料的优点。另外，在本实施方式例中，通过使芯片电阻器1的2层结构的第一电极层 4和第二电极层6的大小和形状不同，并将方形的第二电极层6形成为比梯形 形状的第一电极层4更大，从而使得第一及第二电极层4、 6分别与陶瓷基板 2紧密接合，这样一来，能够可靠地避免烧制时等所担心的两电极层4、 6彼 此剥离。但是，也可以将这些第一及第二电极层4、 6形成为大小相等且重合 的2层结构。
权利要求
1.一种芯片电阻器，其特征在于，具备长方体形状的陶瓷基板；设置在该陶瓷基板的下表面的长度方向两端部的以玻璃为主成分的一对加高基底部；分别设置在覆盖这些加高基底部的至少一部分的区域，且相互间隔设定为规定尺寸的一对第一电极层；设置在桥接这些第一电极层彼此的区域的以铜为主成分的电阻体；分别设置在覆盖上述第一电极层的区域的一对第二电极层；以覆盖露出于这些第二电极层之间的上述电阻体的方式设置的绝缘性保护层；设置在上述陶瓷基板的长度方向两端面上且下端部与上述第二电极层紧密接合的一对端面电极；以及粘附在上述第二电极层及上述端面电极上的镀层，通过将上述第一及第二电极层搭载在电路板的布线图案上，并使该布线图案与上述镀层软钎料连接，而安装在该电路板上。
2.根据权利要求1所述的芯片电阻器，其特征在于，上述第二电极层比上述第一电极层大，该第二电极层的一部分与上述陶瓷 基板的下表面紧密接合。
全文摘要
本发明提供一种不易引起安装不良且易于促进低电阻化的芯片电阻器。在芯片电阻器(1)的陶瓷基板(2)的下表面上设有位于长度方向两端部的一对加高基底部(3)；相互间隔设定为规定尺寸且覆盖加高基底部的至少一部分的一对第一电极层(4)；桥接这些第一电极层彼此的以铜/镍合金为主成分的电阻体(5)；覆盖一对第一电极层的一对第二电极层(6)；以及覆盖电阻体的绝缘性保护层(7)。另外，在陶瓷基板的长度方向两端面上设有端面电极(9)，在第二电极层和端面电极上粘附有镀层(10～13)。该芯片电阻器将两电极层(4、6)搭载在电路板(20)的布线图案(21)上实行面朝下安装。
文档编号H01C1/14GK101268525SQ20068003426
公开日2008年9月17日 申请日期2006年9月15日 优先权日2005年9月21日
发明者浦野幸一 申请人:兴亚株式会社