电阻器装置的制造方法
【专利摘要】本发明披露一种电阻器装置，包含：一第一电阻器。该第一电阻器包含：一第一型态电阻器。该第一型态电阻器具有复数个金属线，该些金属线各自位于不同层并且藉由复数个导孔串联。
【专利说明】
电阻器装置
技术领域
[0001]本发明关于精密电阻器的生成，尤其是关于电阻值不受其两端的电压影响的单石电阻器(monolithic resistor)。
【背景技术】
[0002]为了在音频的应用中得到高传真(H1-Fi)的音效，音频放大器必须产生失真度极低的信号。噪声失真的主要来源之一是因为电阻器的电阻值会随端电压变化，此为电阻器与生倶来的特性。对单石电阻器而言，其电阻值极易受施加于其两端或更多端点上的跨压的影响，而随着施加电压变化的电阻值会导致人耳可轻易察觉的严重失真。
[0003]单石电阻器通常由多晶硅型电阻器(poly-type resistor)或是扩散型电阻器(diffus1n-type resistor)所制成。多晶娃型电阻器的材料是多晶娃，是一种高纯度且复数个结晶型态的硅。扩散型电阻通常以制造过程中所形成的扩散层或离子布植层的其中之一所制成，或是在某些情况下由两层的组合所制成。在互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，C0MS)中，形成金氧半晶体管(M0Stransistor)的源极与漏极的扩散层可以用来制作上述的扩散型电阻器。在硅晶的双极(bipolar)技术中，可供利用的扩散层包含基极扩散、射极扩散、主动基极区(active basereg1n)以及磊晶层。然而不论这两种电阻器是低掺杂或是高掺杂，其电阻值都很容易受电压影响而变化，而且其造成的失真无法在高传真的音频应用中被忽略。
【发明内容】
[0004]鉴于先前技术的不足，本发明的一目的在于提供一种产生精密电阻器的装置与方法，以生成具有低电阻值变化的电阻器。
[0005]本发明披露一种电阻器装置，包含:一运算放大器；以及一第一电阻器，耦接该运算放大器。该第一电阻器包含具有复数个金属线的一第一型态电阻器，该些金属线各自位于不同层，并且藉由复数个导孔串联。
[0006]本发明另披露一种电阻器装置，包含:一第一电阻器。该第一电阻器包含:一第一型态电阻器。该第一型态电阻器具有复数个金属线，该些金属线各自位于不同层并且藉由复数个导孔串联。
[0007]本发明另披露一种电阻器装置，包含:一电阻器。该电阻器包含:一第一型态电阻器以及一第二型态电阻器。该第一型态电阻器具有复数个金属线，该些金属线各自位于不同层并且藉由复数个导孔串联。该第二型态电阻器，与该第一型态电阻器并联，且包含一多晶硅型电阻器或一扩散型电阻器。
[0008]本发明关于精密电阻器的生成，例如，本发明披露一种电阻器装置及其实作方法，可用来生成具有低电阻值变化的单石电阻器。单石电阻器可藉由串联或并联数个堆叠金属线而产生，并且可以使用其他种类的材料，例如多晶硅材料或扩散材料。本发明同时披露实现堆叠金属线的方法。
[0009]有关本发明的特征、实作与功效，兹配合图式作实施例详细说明如下。
【附图说明】
[0010][图1]为本发明的一实施例的反相放大器；
[0011][图2]为本发明的一实施例的电流模式放大器；
[0012][图3]为不同种类的电阻器典型的电阻值变化与端电压V12的关系图；
[0013][图4]为不同种类的电阻器的电压系数与面积尺寸的关系图；
[0014][图5A]为显示本发明的一实施例的金属型电阻器；
[0015][图5B]以符号表示本发明的一实施例的堆叠金属线的串联；
[0016][图6A]为金属型电阻器的另一个实施例；
[0017][图6B]为以符号表示图6A的堆叠金属线的串联；
[0018][图7A]为显示依据本发明一实施例的堆叠金属线与一多晶硅层的并联；
[0019][图7B]为以符号表示依据本发明一实施例的金属型电阻器与多晶硅型电阻器的并联；
[0020][图8A]显示依据本发明一实施例的堆叠金属线与一扩散层的并联；
[0021][图SB]以符号表示依据本发明一实施例的金属型电阻器与扩散型电阻器的并联；
[0022][图9A]为不同种类的电阻器在跨压I伏下电阻值变化与面积尺寸的关系图；以及
[0023][图9B]显示不同种类的电阻器在不同的面积尺寸下电阻值变化的减少幅度。
【具体实施方式】
[0024]以下说明内容的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释以本说明书的说明或定义为准。
[0025]本发明的实施例揭示如何制作电阻值不易受其两端跨压影响的单石电阻器。图1为本发明的一实施例的反相放大器，其系接收输入电压Vi及参考电压VREF，并且产生输出电压Vo，输出电压Vo的值等于(VREF-Vi )*Rf/Ri。反相放大器包含运算放大器101、输入电阻器Ri以及回授电阻器Rf。
[0026]输出电压Vo的值与输入电压及Rf/Ri的乘积成比例。如果电阻器的电阻值随着施加于电阻器两端的电压而变化，当施加的电压改变时，Rf/Ri也会跟着改变，也因为存在这样的变化，所以输出电压Vo不会与输入电压Vi成线性关系。
[0027]图2为本发明的一实施例的电流模式放大器。电流模式放大器接收输入电流Ip(由电流源202提供)、输入电流In(由电流源203提供)以及参考电压VREF，并产生输出电压Vo。输出电压Vo的值等于VREF-(lp-ln)*Rf。电流模式放大器包含运算放大器201以及回授电阻器Rf。
[0028]输出电压Vo的值与电流Ip及电流In的差值与回授电阻器Rf的电阻值的乘积成比例。电阻值通常会随着施加于电阻器两端的电压而变化，也因为存在这样的变化，所以输出电压Vo不会跟输入电流的差值(Ip-1n)成线性关系。
[0029]若一个电阻器的两端点nl及n2被施予V12的跨压，其电阻值通常可表示为R0*(1.5-l/(2+rvc*V122)，其中RO是电阻器的标称(nominal)电阻值，rvc是电阻器的电压系数。每种电阻器的电压系数皆不同，电阻器的种类可以例如是金属型、多晶硅型、扩散型的其中之一或是其组合。
[0030]单石电阻器的电压系数rvc通常表示为:(rvcO+rvcl*W+rvc2*L/W)/L2，其中W及L是单石电阻器的宽度及长度。复合电压系数rvc0、rvcl及rvc2各自构成电阻器的电压系数的一部分，且对不同种类的电阻器而言也不相同。
[0031]图3显示不同种类的电阻器典型的电阻值变化与端电压V12的关系图，其中标称电阻值RO为500欧姆。图中比较了 3种不同的电阻器，分别是η+多晶硅型、p+扩散型及金属型，其复合电压系数rvc0、rvcl及rvc2亦显示于图中。三种电阻器的面积尺寸相同，且本例中的金属型电阻器使用具有6层金属层的单石程序(monolithic process)。很明显的，当端电压V12由O伏变到I伏，金属型电阻器具有最小的电阻值变化。
[0032]图4显示不同种类的电阻器的电压系数与面积尺寸的关系图，其中标称电阻值RO为500欧姆。在本例中，金属型电阻器使用6层的金属层。就某个面积尺寸而言(延着平行于y轴的某一直线)，金属型电阻器总是具有最低的电压系数。电阻器的电压系数rvc愈低，则电阻器所产生的失真就愈小;换句话说，使用金属型电阻器的放大器拥有最高质量的音讯。就某个电压系数而言(延着平行于X轴的某一直线)，金属型电阻器所占的面积尺寸总是最小；换句话说，当要产生具有某个所需电压系数的电阻器，金属也是具有最高面积效益的材料。
[0033]图5A显示本发明的一实施例的金属型电阻器。金属型电阻器具有第一端点nl及第二端点n2，并且包含4个金属线以及3个导孔(via)。4个金属线501、502、503及504分别制作于第一金属层(M1)、第二金属层(M2)、第三金属层(M3)及第四金属层(M4K3个导孔510、511及512分别连接金属线501与502(即金属层Ml与M2，在图中以括号标示导孔所连接的金属层，例如VIA12即表示该导孔连接金属层Ml及金属层M2，其余同理)、金属线502与503、金属线503与504。
[0034]值得注意的是，在本实施例中，每一金属线位于一层金属层，并且没有任两个金属线位于同一金属层。假设同一层的金属线的金属线段布局，是采用最小间隔(minimumspacing)。因为同一金属层的单一金属线的2个金属线段之间的寄生电容，大于位于2个不同金属层的2个金属线的2个金属线段之间的寄生电容，所以图5A的互绕电容(interwinding capacitance)远小于图6A所示的实施例。另外，本发明的实施例只使用最少的导孔，有助减少失真。
[0035]图5B以符号表示本发明的一实施例的堆叠金属线的串联。金属型电阻器具有第一端点nl及第二端点n2，并且包含4个金属线及3个导孔。4个金属线为501、502、503及504，3个导孔510、511及512分别连接金属线501与502、金属线502与503、金属线503与504。
[0036]图6A为金属型电阻器的另一个实施例。金属型电阻器具有第一端点nl及第二端点n2，并且包含16个金属线以及12个导孔。16个金属线标示为601、602、603、604、611、612、613、614、621、622、623、624、631、632、633及634。金属线601、611、621、631制作于第一金属层(Ml);金属线602、612、622、632制作于第二金属层(M2);金属线603、613、623、633制作于第三金属层(M3);金属线604、614、624、634制作于第四金属层(M4K12个导孔分别标示为651、652、653、661、662、663、671、672、673、681、682及683。导孔651、661、671及681分别连接金属线601与602、金属线611与612、金属线621与622、金属线631与632;导孔652、662、672及682分别连接金属线602与603、金属线612与613、金属线622与623、金属线632与633;导孔653、663、673及683分别连接金属线603与604、金属线613与614、金属线623与624、金属线633与634。
[0037]图6B以符号表示图6A的堆叠金属线的串联。金属型电阻器包含16个金属线以及12个导孔。16 个金属线标示为 601、602、603、604、611、612、613、614、621、622、623、624、631、632、633 及 634。金属线 601、611、621、631制作于第一金属层(]?1);金属线602、612、622、632制作于第二金属层(M2);金属线603、613、623、633制作于第三金属层(M3);金属线604、614、624、634制作于第四金属层(]?4)。12个导孔分别标示为651、652、653、661、662、663、671、672、673、681、682及683。导孔651、661、671及681分别连接金属线601与602、金属线611与612、金属线621与622、金属线631与632;导孔652、662、672及682分别连接金属线602与603、金属线612与613、金属线622与623、金属线632与633;导孔653、663、673及683分别连接金属线603与604、金属线613与614、金属线623与624、金属线633与634。
[0038]图7A显示依据本发明一实施例的堆叠金属线与一多晶硅层的并联。此合成电阻器具有第一端点nl及第二端点n2。堆叠金属线形成一个金属型电阻器，此金属型电阻器包含3个金属线及2个导孔。3个金属线标示为701、702及703，且分别制作于第一金属层(Ml )、第二金属层(M2)及第三金属层(M3)。2个导孔标示为711及712，分别用来连接金属线701与702、金属线702与703。金属型电阻器与多晶硅层704并联，两者藉由导孔721连接金属线701与多晶硅层704以及藉由导孔722连接金属线703与多晶硅层704。
[0039]图7B以符号表示依据本发明一实施例的金属型电阻器与多晶硅型电阻器的并联。此合成电阻器具有第一端点nl及第二端点n2，并且包含金属型电阻器700及多晶硅型电阻器714(对应图7A的多晶硅层704)。金属型电阻器700藉由导孔721及导孔722与多晶硅型电阻器714并联。金属型电阻器700为3个金属线701、702及703的串联，其中金属线701、702及703分别位于第一金属层(Ml)、第二金属层(M2)及第三金属层(M3)。金属线701及金属线702透过导孔711连接，金属线702及金属线703透过导孔712连接。
[0040]图8A显示依据本发明一实施例的堆叠金属线与一扩散层的并联。此合成电阻器具有第一端点nl及第二端点n2。堆叠金属线形成一个金属型电阻器，此金属型电阻器包含3个金属线及2个导孔。3个金属线标示为801、802及803，且分别制作于第一金属层(Ml)、第二金属层(M2)及第三金属层(M3)。2个导孔标示为811及812，分别用来连接金属线801与802、金属线802与803。金属型电阻器与扩散层804并联，两者藉由导孔821连接金属线801与扩散层804以及藉由导孔822连接金属线803与扩散层804。
[0041]图SB以符号表示依据本发明一实施例的金属型电阻器与扩散型电阻器的并联。此合成电阻器具有第一端点nl及第二端点π2，并且包含金属型电阻器800及扩散型电阻器814(对应图8Α的扩散层804)。金属型电阻器800藉由导孔821及导孔822与扩散型电阻器814并联。金属型电阻器800为3个金属线801、802及803的串联，其中金属线801、802及803分别位于第一金属层(Ml)、第二金属层(M2)及第三金属层(M3)。金属线801及金属线802透过导孔811连接，金属线802及金属线803透过导孔812连接。
[0042]图9Α显示不同种类的电阻器在跨压I伏下电阻值变化与面积尺寸的关系图，其中标称电阻值RO为500欧姆。图中比较了三种电阻器，包括η+多晶硅型电阻器与金属型电阻器的并联、P+扩散型电阻器与金属型电阻器的并联以及金属型电阻器。这三种电阻器使用相同的金属型电阻器，该金属型电阻器使用一个单石程序的6层金属层。很明显可以看出，在这三种电阻器中，P+扩散型电阻器与金属型电阻器的并联总是具有最小的电阻值变化。相较之下，纯金属型电阻器总是具有最大的电阻值变化。
[0043]图9B显示不同种类的电阻器在不同的面积尺寸下电阻值变化的减少幅度，以突显η+多晶硅型电阻器与金属型电阻器的并联及P+扩散型电阻器与金属型电阻器的并联两者间的差异。此电阻值变化的减少幅度是以面积相同的金属型电阻器为基准。由图可见，在本实施例中，P+扩散型电阻器与金属型电阻器的并联比η+多晶硅型电阻器与金属型电阻器的并联有更好的表现。
[0044]本发明披露了精密电阻器及其制造方法，请注意，本技术领域具有通常知识者可以理解，图1?2以及图5?8所披露的实施例可以例如是集成电路中的单石组件(monolithic component)，如本领域所周知，该集成电路包含小尺寸(例如平方亳米级)的半导体组件或芯片，且半导体组件或芯片整合复数个电路于其中。前揭图标中，组件的形状、尺寸以及比例等仅为示意，是供本技术领域具有通常知识者了解本发明之用，非用以限制本发明。
[0045]虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域具有通常知识者可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的申请专利范围所界定者为准。
[0046]【符号说明】
[0047]101,201运算放大器
[0048]202、203 电流源
[0049]501、502、503、504、601、602、603、604、611、612、613、614、621、622、623、624、631、632、633、634、701、702、703、801、802、803 金属线
[0050]510、511、512、651、652、653、661、662、663、671、672、673、681、682、683、711、712、721、722、811、812、821、822 导孔
[0051 ] 704多晶硅层
[0052]714多晶硅型电阻器
[0053]804扩散层
[0054]814扩散型电阻器
【主权项】
1.一种电阻器装置，包含: 一运算放大器；以及 一第一电阻器，耦接该运算放大器； 该第一电阻器包含具有复数个金属线的一第一型态电阻器，该些金属线各自位于不同层，并且藉由复数个导孔串联。2.如权利要求1所述的电阻器装置，其中在各层中该些金属线具有一单一线段，该单一线段直接耦接于该些导孔的其中两者之间，或是耦接于该些导孔的其中之一以及一端点。3.如权利要求1所述的电阻器装置，其中在各层中该些金属线具有复数个线段，该些线段的其中两者各自直接耦接该些导孔的其中之一。4.如权利要求1所述的电阻器装置，其中该第一电阻器更包含与该第一型态电阻器并联的一第二型态电阻器。5.如权利要求4所述的电阻器装置，其中该第二型态电阻器包含一多晶硅型电阻器。6.如权利要求4所述的电阻器装置，其中该第二型态电阻器包含一扩散型电阻器。7.如权利要求1所述的电阻器装置，其中该运算放大器包含: 一反相端点，用来接收一电流差； 一第二端点，用来接收一参考电压；以及 一输出端点； 其中，该第一电阻器以回授方式连接该输出端点及该反相端点。8.如权利要求7所述的电阻器装置，其中该第一电阻器更包含与该第一型态电阻器并联的一第二型态电阻器。9.如权利要求8所述的电阻器装置，其中该第二型态电阻器包含一多晶硅型电阻器及一扩散型电阻器的其中之一。10.如权利要求1所述的电阻器装置，其中该运算放大器包含: 一反相端点； 一第二电阻器，耦接于一输入电压与该反相端点之间； 一非反相端点，用来接收一参考电压；以及 一输出端点； 其中，该第一电阻器以回授方式连接该输出端点及该反相端点，且该第二电阻器包含该第一型态电阻器。
【文档编号】H01C13/02GK105989935SQ201610061399
【公开日】2016年10月5日
【申请日】2016年1月28日
【发明人】谢鸿元
【申请人】瑞昱半导体股份有限公司