专利名称：芯片电阻器的制作方法
技术领域：
本发明涉及芯片电阻器，尤其涉及电路的电流检测等所使用的低电阻芯片 电阻器。
技术背景芯片电阻器是将氧化钌等构成的电阻体(resistor)设置在一对电极之间而 构成，但电路的电流检测等所使用的芯片电阻器需要预先将电阻值设定在 以下。为了得到这种低电阻的芯片电阻器，以往已知有使用以铜为主成分的电 阻体之类的技术(例如，参照专利文献l:特开10-144501号公报，第4 5页， 图1)。图5是模式地表示以往已知的低电阻芯片电阻器的剖视图。该图中所示的 芯片电阻器1是在长方体形状的陶瓷基板2的上表面跨越全长设置以铜/镍合 金为主成分的电阻体3，并在覆盖该电阻体3的长度方向两端部的区域设有一 对上部电极4。另外，在露出于一对上部电极4之间的电阻体3被由玻璃等构 成的绝缘性保护层5覆盖，并且在陶瓷基板2的长度方向两端面设有端面电极 6,各端面电极6的上端部与上部电极4重合并紧密接合。而且，为了防止电 极被压坏或提高软钎焊的可靠性，各端面电极6由例如2层结构的镀层(镍镀 层7和软钎料镀层8)来包覆，也有取代软钎料镀层而形成锡镀层的情况。将这种结构的芯片电阻器1安装在电路板30上时，将沿陶瓷基板2的下 表面一侧的长度方向两端部延伸的一对端面电极6搭载在电路板30的布线图 案31的对应的软钎料焊盘31a上进行软钎料连接工序，覆盖端面电极6的镀 层7、 8和软钎料焊盘31a通过软钎料32而处于电地且机械地连接的状态。还 有，铜/镍合金由于电阻温度系数(TCR)小，所以，通过使电阻体3的主成 分为铜/镍合金，可得到将设定电阻值抑制到1Q以下的低电阻且低TCR的芯 片电阻器。如上所述，虽然通过使电阻体的主成分为铜/镍合金可实现低电阻且低 TCR的芯片电阻器，但是，在图5所示的以往的芯片电阻器1中，由于不可忽视端面电极6的电感，所以进一步实现低电阻化是困难的。即，安装在电路板30的布线图案31上的芯片电阻器1经由端面电极6进行向上部电极4或电 阻体3的通电，但是由于该端面电极6从陶f;基板2的下端延伸至上端，所以 在端面电极6不可避免地产生阻碍芯片电阻器1的低电阻化的电阻值。另外，这种芯片电阻器是通过将用于制备多个的大张基板一次分割成长条 形后，将该长条形基板二次分割成单个片而制造的，但是，在上述的以往的芯 片电阻器1的场合，由于以铜/镍合金为主成分的电阻体3横跨大张基板的一 次分割用断开槽而形成，所以存在对将该大张基板沿该断开槽分割成长条形的 作业导致妨碍从而对制造成品率产生不良影响之类的问题。 发明内容本发明是鉴于这种现有技术的实际情况而提出的技术方案，其目的在于提 供一种易于促进低电阻化且制造成品率也良好的芯片电阻器。为了达到上述目的，本发明的芯片电阻器具备长方体形状的陶瓷基板； 设置在该陶瓷基板的下表面且比该下表面的周边更靠内侧的区域的以铜为主 成分的电阻体；设置在覆盖该电阻体的长度方向两端部的区域的一对第 一电极 层；分别设置在覆盖这些第一电极层的区域的一对第二电极层；以覆盖露出于 这些第二电极层之间的上述电阻体的方式设置的绝缘性保护层；设置在上述陶 资基板的长度方向两端面且下端部与上述第二电极层紧密接合的一对端面电 极；以及粘附在上述第二电极层及上述端面电极上的镀层，通过将上述第一及 第二电极层搭载在电路板的布线图案上，并使该布线图案与上述镀层软钎料连 接，而安装在该电路板上。这样构成的芯片电阻器，不仅以低电阻且TCR也小的材料形成电阻体， 而且通过进行将电阻体存在的 一侧朝向电路板的部件搭载面的所谓面朝下安 装，不经由端面电极就能向电阻体通电，再有，由于电阻体的电极部由2层构 造的第一及第二电极层构成且能够节省膜厚，所以可将该电极部的电感设定得 非常小。因此，该芯片电阻器易于促进低电阻化且TCR特性也易于提高。另 外，由于电阻体设置在陶瓷基板的下表面且比该下表面的周边更靠内侧的区 域，所以，制造该芯片电阻器时，该电阻体不会进入大张基板的一次分割用断 开槽内，因此可顺利地进行一次分割作业使得制造成品率良好。还有，该芯片电阻器的端面电极虽然在电方面没有作用，但由于在搭载在电路板的布线图案 上并进行软钎料连接时由该端面电极形成软钎料圆角，所以能够大幅度地提高 安装后的安装强度。在上述结构中，在第一电极层和第二电极层以相同形状重合的芯片电阻器 的场合，由于能够以相同设备形成各电极层，所以可实现初期成本的降低。本发明的效果如下。本发明的芯片电阻器，不仅以低电阻且低TCR的材料形成电阻体，而且 通过进行面朝下安装，不经由端面电极就能向电阻体通电，而且，由于电阻体 的电极部(第一及第二电极层)通过2层结构将电感设定得非常小，所以易于 促进低电阻化且TCR特性也易于提高。另外，由于该芯片电阻在制造时其电 阻体不进入大张基板的一次分割用断开槽，所以使用含铜的延性高的材料作为 电阻体也不产生飞边，可顺利地进行一次分割作业使得制造成品率良好。另夕卜， 由于若将该芯片电阻器安装在电路板上，则通过端面电极而形成软钎料圓角， 所以可容易地确保所需要的安装强度。
图1是模式地表示涉及本发明图2是表示该芯片电阻器的制造工序的剖视3是表示该芯片电阻器的制造工序的俯视4是表示将《图5是模式地表示以往的芯片电阻器的剖视图。图中10—芯片电阻器，11 —陶瓷基板，12电阻体，12a—修剪槽，13—第一电 极层，14一第二电极层，15—保护层，16—上部电极，17—端面电极，18 21 一镀层，30—电路板，31—布线图案，31a—软钎料焊盘，32—软钎料，32a 一软4f沣十圆角。
具体实施方式
参照附图对发明的实施方式进行说明，图1是模式地表示涉及本发明的实 施方式例的芯片电阻器的剖视图，图2是表示该芯片电阻器的制造工序的剖视 图，图3是表示该芯片电阻器的制造工序的俯视图，图4是表示将该芯片电阻器安装在电路板上的状态的主要部分剖碎见图 这些图30上的芯片电阻器。该芯片电阻器10在长方体形状的陶瓷基板11的下表面上设有以铜/镍合金为主成分的电阻体12;覆盖电阻体12的长度方向两端部 的2层结构的第一及第二电极层13、 14;以及覆盖未被两电极层13、 14覆盖 的区域的电阻体12的绝缘性保护层15,而且，在陶瓷基板11的上表面的长 度方向两端部设有上部电极16,由端面电极17桥接处于对应位置的两电极层 13、 14和上部电才及16,并且，在第二电极层14和两电极16、 17上粘附4层 结构的镀层18-21而概略构成。陶瓷基板11是氧化铝基板，将未图示的大张基板纵横分割而制备多个的 陶瓷基板。电阻体12设置在陶瓷基板11的下表面的除了周边部以外的全区域， 该电阻体12的长方向两端部由一对第一电极层13覆盖，各第一电极层13分 别由第二电极层14覆盖。各第一电极层13和各第二电极层14以相同形状重 合，这些第一及第二电极层13、 14成为电阻体12的电极部。另外，这些第一 以及第二电极层13、 14均由铜系(或银系)的良好的导电性材料构成，两电 极层13、 14的膜厚也相同。保护层15由环氧系等绝缘性树脂构成，保护层 15的两端部与各第二电才及层14重合。 一对上部电才及16和一对端面电才及17实 际上未必作为电极起作用，而由于成为镀层18 21的基底层，所以有助于软钎 料连接强度的提高。上部电极16由铜系(或银系)的良好的导电性材料构成， 端面电极17由《臬/4各系的良好的导电性材料构成。如图4所示，端面电极17 的下端部与第一及第二电极层13、 14紧密接合，端面电极17的上端部与上部 电极16紧密接合。4层结构的镀层18 21最内层是镍镀层18、其外层是铜镀 层19、再外侧是镍镀层20、最外层是锡镀层21。还有，在陶瓷基板ll的上 表面中央部印刷有由绝缘性树脂构成的显示层22。下面，主要基于图2和图3说明如此构成的芯片电阻器IO的制造工序。 还有，在这些图中，虽然仅图示出了一个芯片区域，但实际上为了一并制造多 个芯片电阻器而在制备多个用的大张基板(未图示)上设有多个份的芯片区域， 在将该大张基板分割成长条形而成的长条形基板(未图示)上也设有多个份的芯片区域。首先，如图2 (a)所示，通过在制备多个用的大张基板的一个面(陶瓷 基板11的上表面)上印刷铜系(或银系)的浆料并进行烧制，从而在各芯片 区域(图3中的双点划线区域)的长度方向两端部形成上部电极16。其次， 如图2 (b)和图3 (a)所示，通过在该大张基板的另一个面(陶瓷基板11的 下表面)上印刷以铜/镍合金为主成分的导电性浆料并进行烧制，从而在各芯 片区域的除了周边部以外的全区域形成电阻体12。然后，如图2 (c)和图3 (b)所示，通过在覆盖各电阻体12的长度方向 两端部的区域印刷铜系(或银系)的导电性浆料并进行烧制，形成第一电极层 13。接着，如图2 (d)和图3 (c)所示，通过在覆盖各第一电极层13的区域 印刷铜系(或银系)的导电性浆料并进行烧制，形成第二电极层14。这里， 由于第一电极层13和第二电极层14其材料或形状、形成位置也可以相同，所 以即使不变更制造设备也可依次形成。另外，由于第一及第二电极层13、 14 不与各芯片区域的周边重合地印刷，所以这两电极层13、 14进入大张基板的 分割用断开槽的危险性小。其次，如图2 (e)和图3 (d)所示，通过使电阻值测定用探针(未图示) 接触各芯片区域的一对第二电极层14，并利用激光等在露出于两第二电极层 14之间的电阻体12上形成修剪槽12a,而进行电阻值的调节。然后，如图2 (f)和图3 (e)所示，通过以覆盖露出于第二电极层14之间的电阻体12的 方式印刷环氧系等树脂浆料并使其加热固化，形成横跨各芯片区域的绝缘性保 护层15，并且在大张基板的相反侧的面上印刷与该保护层15相同的树脂浆料 并使其加热固化，从而在各芯片区域形成显示层22。并且，在将该大张基板沿着一次分割用断开槽分割成长条形后，通过对各 长条形基;f反的分割露出面实施镍/4各的溅射，如图2 (g)和图3 (f)所示，形 成两端部与第一及第二电极层13、 14和上部电极16紧密接合的端面电极17。然后，通过将该长条形基板沿着二次分割用断开槽分割成单个片，并对这 些单个片依次实施电镀，如图l或图3(g)所示，形成4层结构的镀层18~21, 这样，可得到芯片电阻器IO的完成品。该电镀工序首先在第二电极层14和上部电极16及端面电极17上粘附镍镀层18，并在该镍镀层18上粘附铜镀层19 后，在该铜镀层19上粘附镍镀层20,最后在该镍镀层20上粘附锡镀层21。 这些镀层18~21用于防止电极被压坏或实现软钎料的可靠性的提高，只要是2 层以上即可，未必是4层。如上述那样制造的芯片电阻器10，如图4所示，由于将第一及第二电极 层13、 14搭载在电^各板30的布线图案31上进行面朝下安装，因此，覆盖电 阻体12的保护层15与电路板30的部件搭载面相面对，从而芯片电阻器10 的最外层的锡镀层21和布线图案31的软钎料焊盘31a通过软钎料32而处于 电地且机械地连接的状态。此时，由于通过在软钎料焊盘31a立起的端面电极 17而形成软钎料圆角32a,所以芯片电阻器10对电路板30的安装强度足够大 从而可确保可靠性。这样，涉及本实施方式例的芯片电阻器10,其电阻体12不仅由低电阻且 低TCR的材料构成，而且通过进行面朝下安装，不经由端面电极17就能向电 阻体12通电，再有，由于电阻体12的电极部由2层结构的第一及第二电极层 13、 14构成且可节约膜厚，从而可将该电极部的电感设定得非常小。因此， 该芯片电阻器10易于促进低电阻化，且TCR特性也易于提高。另外，该芯片电阻器10由于其电阻体12设置在陶瓷基板11的下表面且 比该下表面的周边更靠内侧的区域，所以，在进行制造时，电阻体12不会进 入大张基板的一次分割用断开槽内。再有，由于第一及第二电极层13、 14也 以不进入大张基板的分割用断开槽的方式进行印刷，所以，该芯片电阻器10 可顺利地进行一次以及二次分割作业使得制造成品率良好。
权利要求
1.一种芯片电阻器，其特征在于，具备长方体形状的陶瓷基板；设置在该陶瓷基板的下表面且比该下表面的周边更靠内侧的区域的以铜为主成分的电阻体；设置在覆盖该电阻体的长度方向两端部的区域的一对第一电极层；分别设置在覆盖这些第一电极层的区域的一对第二电极层；以覆盖露出于这些第二电极层之间的上述电阻体的方式设置的绝缘性保护层；设置在上述陶瓷基板的长度方向两端面且下端部与上述第二电极层紧密接合的一对端面电极；以及，粘附在上述第二电极层及上述端面电极上的镀层，通过将上述第一及第二电极层搭载在电路板的布线图案上，并使该布线图案与上述镀层软钎料连接，而安装在该电路板上。
2. 根据权利要求1所述的芯片电阻器，其特征在于 上述第一电极层和上述第二电极层以相同形状重合。
全文摘要
本发明提供一种易于促进低电阻化且制造成品率也良好的芯片电阻器。在芯片电阻器(10)的长方体形状的陶瓷基板(11)的下表面上设有以低电阻且低TCR的铜/镍合金为主成分的电阻体(12)；覆盖电阻体的长方向两端部的2层结构的第一及第二电极层(13、14)；以及覆盖电阻体的剩余区域的绝缘性保护层(15)，电阻体形成于陶瓷基板的下表面的比周边更靠内侧的区域。另外，在陶瓷基板的长度方向两端面上设有端面电极(17)，在第二电极层和端面电极上粘附有镀层(18～21)。该芯片电阻器将两电极层搭载在电路板(30)的布线图案(31)上实行面朝下安装。
文档编号H01C17/06GK101268526SQ200680034768
公开日2008年9月17日 申请日期2006年9月21日 优先权日2005年9月21日
发明者浦野幸一, 赤羽泰 申请人:兴亚株式会社