专利名称：一种cmos工艺兼容的悬浮式可变电容的制作方法
技术领域：
本发明涉及的是一种提供与CMOS工艺兼容的悬浮式可变电容的制作 方法，所述的器件采用不超过12(TC的低温工艺，能够与CMOS (互补金属 氧化物半导体)工艺相兼容实现射频电路的单硅片上集成。属于射频微机械 器件和电路技术应用领域。
背景技术：
随着射频技术的应用越来越广泛，对于高性能可变电容的要求，使得这 方面的研究越来越多。硅微机械加工技术具有一些表面CMOS工艺所没有 的特点，它扩展了器件设计的能力。从传统的两维器件扩展到三维器件。随 着无线通讯领域，对高灵敏度以和器件的低功耗的要求，特别的需要一些高 性能的射频器件，如手机、卫星通讯、射频识别以及各种无线网络。
可变电容是通讯电路中应用较为广泛的一种无源器件，或称为变抗器。 它广泛应用在低噪声放大器、谐波发生器以及频率控制中。传统的可变电容 利用pn结或者schottky-barrier (肖特势垒)结构制造在硅或者砷化钾衬底上， 随着MEMS的优势逐渐明显，越来越多的研究者从事微机械可变电容的研 究，这些微机械可变电容通过调节器件物理尺寸来改变它们的电容值，电容 的介质一般为空气，能够勾销主要的介质损耗。在MEMS可变电容的发展 过程中，平板式电容比较常见，这种电容结构一般有一个悬浮的金属上极板 可以通过静电力驱动，改变上下金属极板间的电容值。由于MEMS类型的 可变电容通过低阻的金属材料来实现，它的Q值比传统结构pn结的可变电 容要高。1996年Young和Boser发表了第一个利用表面微机械工艺制作的通
过改变电容间距的可变电容[D. J. Yong, V. Malba, J丄Ou， A. F. Bernhardt and B. E. Boser， "A micromachined variable capacitor for monolithic low-noise VCOs ,，， rech. D/geWSo//<i Sto/e Seraor 爿c她tor ,由/2o/ ,
1988:128-131.]。但平板电容存在电容可变范围不超过50%的理论限制，驱 动电压较大，并且随着电容值变化，电容的极板间距也相应改变，使射频(RF) 功率的承载能力受到影响。
为了解决平板式可变电容结构中存在的不足，Larson等人在1991年第 一次报道利用表面微机械加工技术实现的变面积可变电容[L. E. Larson, R,H. Hackett, M. A. Melendes and R.F. Lohr， "Micromachined microwave actuator (MIMAC) technology-a new tuning approach for microwave integrated circuits" ZEE五Micra而ve aw/ M/〃/wefer-船ve Mo恥/她c "'rcw"s S，p， 1991: 27-30.]，
该器件为梳齿驱动，由于梳齿间的边缘电容非常小，所以施加的电压提高为 80—200V。电容从35fF变化到100fF，梳齿交叠间距从150微米变化到375 微米。梳齿驱动检测的变面积可变电容能够不受任何理论上可变比的限制， 线性度较好，射频功率承受能力不受电容变化的影响。J.J.Yao等人在1998 年报道了一种悬浮式梳齿驱动检测的变面积可变电容[J. J. Yao， S. Park and J. DeNatale， "High tuning-ratio MEMS-based tunable capacitors for RF communications applications" Sb/fcf iStafe Sewsor cmc/爿cfwafc^ ,rA;sAop， 1998:124-127.]，它利用深刻蚀单晶硅在SOI硅片上制作完成，最后为了降 低串联电阻提高可变电容的Q值，又在梳齿表面覆盖一薄层金属来减小串联 电阻。与上述间隙可变电容相比，这种结构的电容可调节范围，即可变比没 有理论上的限制，已报道的器件的可变比为3.18: 1,也就是电容值变化了 218%，最高的甚至可以达到8.4:1。
但是目前的梳齿可变电容都是采用硅材料作为器件结构，通过深刻蚀工 艺完成，串联电阻较大，制造成本也较高。能否够采用简单的工艺且低成本， 又能与CMOS兼容的工艺步骤实现高性能的可变电容已成为本领域技术人 员渴望解决的技术难点，从而也引导出本发明的目的。
发明内容
本发明的目的在于提供一种与CMOS工艺兼容的悬浮式可变电容的制 作方法。从降低成本和减少工艺复杂程度考虑，本发明仅采用两块光刻版就 实现所述器件结构。工艺步骤简明，采用不超过12(TC的低温工艺，便于 post-CMOS制造实现硅片上集成。为了制造悬浮式可变电容的结构，首先在 硅片的表面，通过沉积或热氧化方法覆盖一层介质膜，接着腐蚀定义出需要 释放的介质薄膜，电镀形成悬浮式电容结构，最后利用各向同性硅腐蚀气体 移除器件底部周围的硅衬底，释放器件结构。
由本发明提供的制作方法所制造的悬浮式可变电容结构示意如图1(1) 所示。整个结构靠边缘外框区域支撑，在底部的硅被移除后，器件悬浮在硅 片表面的特征。
综上所述，本发明提供的一种CMOS工艺兼容的悬浮式可变电容，整 个结构由两边的氧化硅或氮化硅介质薄膜支撑。
本发明提供的旋转式悬浮可变电容实现的具体工艺步骤是
1、 所选用的材料N型或P型硅片；采用热氧化、低压化学气相沉积
(LPCVD)或用等离子体增强化学气相沉积(PECVD)的方法在硅片表面 形成氧化硅或氮化硅介质薄膜，作为整个器件结构释放后的支撑层，顾名思 义，本发明提供的悬浮式可变电容是悬浮在二氧化硅或氮化硅介质薄膜上， 厚度为0.5 3微米；
2、 光刻出需要的各向异性腐蚀的区域并去除该区域氧化硅或者氮化硅 层，在硅片上溅射金属种子层为钛鹆/铜(即先溅射钛钨然后接着溅射铜， 下同)、钛/金、铬/铜、铬/金、或钛钨/金，旋转涂敷光刻胶厚度为1 10微 米，光刻定义出可变电容结构形状；
3、 电镀一层0.5—9微米厚的金属镍，再接着电镀一层0.2 0.5微米的 金层。该薄层金用来避免镍在环境下被氧化。0.2微米厚度以上的金层是必 要的，可以实现对镍的包覆；而比0.5微米再厚的金层将增加制造成本，并 不会进一步提高电容性能。因此一般金层厚度为0.2 0.5微米，最后去除种 子层；
4、利用XeF2气体进行硅的各向同性腐蚀(XeF2气体具有极好的腐蚀选 择性，即只腐蚀硅不腐蚀其他任何材料)，器件底部周围区域的硅全部被移 除，可变电容的结构悬浮于硅片衬底的高度为5 70微米，整个器件结构由 步骤1中形成的氧化硅介质薄膜或氮化硅介质薄膜在沟槽的两边支撑。
本器件为CMOS工艺兼容的方法制作，易于射频电路的单片系统集成 和批量生产，并且器件结构坚固能够承受外界环境的高冲击与振动。
综上所述，本发明提供的与CMOS工艺兼容的悬浮式可变电容的结构 及制作方法具有以下四个特点。
1、 整个器件采用与CMOS工艺兼容的不超过120"C低温工艺，不会对 已形成的CMOS器件造成影响。
2、 利用不超过12(TC低温电镀工艺形成可变电容结构层，并在表面覆盖 一薄层抗氧化的金。
3、 采用干法各向同性腐蚀将器件结构悬浮于硅片表面，仅通过边缘外 框处的氧化硅或氮化硅介质薄膜支撑。所形成悬浮式电容结构中的中间电容 梳齿结构，通过两端折叠梁支撑连接到外框上。
4、 本发明中所提供的制作方法，技术简单，成本低且成品率高。
图l:悬浮式可变电容结构与截面示意图
(1) 悬浮电容结构示意图
(2) 悬浮电容截面示意图
图2:绝缘式可变电容的原理，制作流程和器件
(1) 绝缘式可变电容制作流程
(2) 制作完成器件
图3:绝缘式可变电容测试结果 (1)电容变化值与驱动电压的关系 (2) Q值与电容值的射频特性 图中-
1、驱动部分；2、敏感电容部分；3、薄层金；4、镍金属；5、金属种 子层；6、氧化硅层或氮化硅介质薄膜层；7、 XeF2气体腐蚀移除部分；8、 绝缘桥；9、硅衬底
具体实施例方式
实施例与CMOS工艺兼容的电镀悬浮式可变电容的制作
利用CMOS工艺兼容的方法制作电镀悬浮式可变电容，整个工艺温度
不超过12(TC。 一种可能的制作实施方式以和实际制作的器件如图2 (1)和 (2)所示，其中(1)表示沿(2)中AA'视角制作过程。本器件的实施不
仅限于此工艺流程。结合
如下
1、 所选用的材料4英寸N型或P型(100)硅片，电阻率3 8Q'cm， 硅片厚450il0(im，硅片切边的角度误差<1%;采用离子体增强化学气相沉 积(PECVD)的方法在硅片表面形成氧化硅薄膜，作为整个器件结构释放后 的支撑层，厚度为1 3微米；光刻出各向异性腐蚀的区域，去除该区域内 的氧化层，如图2 (1)中a所示；
2、 在硅片上溅射金属种子层(钛钨和铜)，旋转涂胶，光刻胶厚度为9 IO微米，光刻出可变电容结构形状，如图2 (1)中b所示；
3、 电镀金属镍和一层防止镍被氧化的薄层金作为可变电容的结构，金 属镍的厚度为7 9微米，薄层金厚度为0.5微米，然后去除种子层，如图2
(1)中C所示；
4、 利用XeF2气体进行硅的各向同性腐蚀(XeF2气体具有极好的腐蚀选 择性，即只腐蚀硅不腐蚀其他任何材料)，电容周围区域的硅全部被移除， 悬浮于硅片衬底的高度为30 50微米，整个电容结构由步骤1中形成的氧 化硅薄膜在两边支撑，如图2 (1)中d所示。
权利要求
1、一种与CMOS工艺兼容的悬浮式可变电容的制作方法，其特征在于先在硅片的表面覆盖一层介质薄膜，接着腐蚀定义出需要释放的区域的介质薄膜，电镀形成悬浮式电容结构，最后采用XeF2气体各向同性干法腐蚀移除器件底部周围的硅衬底，释放器件结构。
2、 按权利要求1所述的与CMOS工艺兼容的悬浮式可变电容的制作方 法，其特征在于工艺步骤是(a) 选用双抛的(100)硅片，且在硅片的表面覆盖形成一层氧化硅或 氮化硅的介质薄膜；(b) 光刻出各向同性腐蚀的区域并去除区域内的氧化硅层或氮化硅层；(c) 在硅片上溅射金属种子层，旋转涂敷光刻胶，光刻、显影定义出 可变电容形状，电镀一层金属镍，然后再电镀一层用来防止镍在空气中被氧 化的薄层金作为可变电容的金属结构层；(d) 去除金属种子层后，利用XeF2气体进行各向同性腐蚀，暴露出的 硅被全部移除，可变电容悬浮于硅片衬底上，整个器件由步骤(a)形成的 氧化硅或氮化硅介质薄膜在沟槽两边支撑。
3、 按权利要求1或2所述的与CMOS工艺兼容的悬浮式可变电容的制 作方法，其特征在于所述的硅片为N型或P型。
4、 按权利要求1或2所述的与CMOS工艺兼容的悬浮式可变电容的制 作方法，其特征在于硅片上覆盖的一层氧化硅或氮化硅薄膜的厚度为 0.5-3|Lim，它是采用热氧化、低压化学气相沉积或等离子体增强化学气相沉 积的方法在硅片表面形成的。
5、 按权利要求2所述的与CMOS工艺兼容的悬浮式可变电容的制作方 法，其特征在于溅射的金属种子层为钛钨/铜、钛/金、铬/铜、铬/金、或钛 钨/金。
6、 按权利要求2所述的与CMOS工艺兼容的悬浮式可变电容的制作方 法，其特征在于电镀金属镍层的厚度为0.5 9微米，在镍的表面电镀的金层 厚度为0.2 0.5微米。
7、 按权利要求2所述的与CMOS工艺兼容的悬浮式可变电容的制作方 法，其特征在于可变电容的结构悬浮于硅片衬底的高度为5 70微米。
8、 按权利要求2所述的与CMOS工艺兼容的悬浮式可变电容的制作方 法，其特征在于旋转涂敷光刻胶的厚度为1一10微米。
9、 按权利要求1所述的与CMOS工艺兼容的悬浮式可变电容的制作方 法，其特征在于悬浮式电容的结构中的中间的电容梳齿结构通过两端折叠梁 支撑连接到外框上。
全文摘要
本发明涉及一种与CMOS工艺兼容的悬浮式可变电容的制作方法，其特征在于利用电镀工艺形成器件结构并通过XeF<sub>2</sub>气体各向同性腐蚀，部分移除衬底的硅材料释放可变电容结构，降低衬底损耗。悬浮的电容结构由两边的氧化硅层支撑。本发明采用不超过120℃的低温工艺在普通硅片上实现一种高Q值、低电压和大可变范围的可变电容，工艺步骤简明，成品率高，整个器件的制作方法与CMOS工艺相兼容。
文档编号H01L21/02GK101110354SQ20071004429
公开日2008年1月23日 申请日期2007年7月27日 优先权日2007年7月27日
发明者李昕欣, 磊 顾 申请人:中国科学院上海微系统与信息技术研究所