专利名称：一种矩阵微电子装置的制作方法
技术领域：
本发明关于微电子装置的领域，其中该微电子装置由以矩阵方式来配置的基本单元(elementary cells)来形成，以及该基本单元包含至少多个连接至一或若干条载有已知电压的导电极化线的单元。本发明特别关于应用大尺寸单元的矩阵，诸如电磁辐射(例如，X射线，特别是以CMOS技术制成)感测器的矩阵。本发明可实施以大尺寸的基本单元来形成的矩阵微电子装置，其包含补偿沿着试图施加一已知电压(例如，该矩阵的多个单元的供应或者参考电压)的导线电压变动的手段。
背景技术：
以画素矩阵所构成的电磁辐射检测器微电子装置，当该矩阵并入该些画素中时，用于处理的装置，例如至少一放大元件，或者计数、或数位化电路，一般沿着该线或行矩阵具有相当大的消耗以及具有欧姆压降，其远大于该线或行矩阵所连接的供应节点上的消耗及压降。图1说明一 3x3画素矩阵(以IO1,..., IO9表不)经由一第一多条导线5^5^3以及一第二多条导线7p72、73而连接至一载有电压Vdd (例如，等于1.2伏特或3.3伏特)的供应线2以及一载有电压Vss (例如，约O伏特)的接地线4的欧姆压降的现象实际上，电磁辐射感测器或检测器的矩阵一般远大于图1中所示的矩阵。例如，若考量到2000x2000画素的矩阵，其中每一画素消耗10 μ W且可对应于例如在3.3伏特下的
3μ A电流，则该矩阵的整体消耗约会达到40瓦特。在ΙΟΟμπιχΙΟΟμπι尺寸的画素下(其可对应于20cmx20cm的矩阵)，转换成此矩阵面积的40W功率可能比较能被接受。然而，此矩阵的画素的供应会出现问题。若该些画素的各别供应以线或行由汇流排来分配，则例如为电压Vdd的供应线以及为电压Vss的接地线必须对2000个画素供应。若例如这些汇流排或者这些导线以约20 μ m宽的铝轨道的样子并且每平方面积具有约30m欧姆的电阻来制成，则会获得约300欧姆的汇流排电阻。由这些汇流排所载送的总电流约为2000x3 μ Α。此电流随着该些导线5ρ52、53的行进而线性减少。接着在该线端处的压降可为约0.9V，使得施加至该些画素的局部供应电压Vdd_ll、Vdd_12、Vdd_13、...、Vdd_31、Vdd_32、Vdd_33,以及接地电压 Vss_ll、Vss_12、Vss_13、...、Vss_31、Vss_32、Vss_33等自一画素至另一者可以有显著的改变。考量例如O伏特的接地电压Vss以及3.3伏特的供应电压Vdd之间的整体供应:在矩阵边缘或者末端的画素以OV至3.3V之间的电压来供应，然而在该矩阵末端处的画素可能被以(0V+0.9V)以及(3.3V-0.9V)之间的电压来供应，亦即，介于0.9V与2.4V之间。此矩阵的画素的操作因此可能随着其在矩阵中的位置而作相当大的变动。美国专利文件2004/0178349A1揭露一种设有电压调节元件的矩阵装置。在此装置中，由于该调节元件设在该些导电极化线的上行(upstream)处，故无法解决该欧姆压降现象。因此引发找出一种不具有上述缺失而以画素矩阵来构成的新颖微电子装置的问题。
发明内容
为解决现有技术存在的上述问题，本发明提出一种矩阵微电子装置，其是以画素矩阵来构成的新颖微电子装置，并可解决欧姆压降现象。本发明的一种矩阵微电子装置，其包含:多个单元，其依照一矩阵来配置，一或若干条导线，其载有一已知电压并且连结该矩阵的列单元的各个或若干单元，多个电压调节元件，其中该些调节元件分别连接于该些多个单元的一单元以及该些导线的其中一者之间，该已知电压作为该些调节元件的极化电压，其中该些调节元件分别对该已知单元施加一经调节的极化电压。依照一可能性，该些导线可包含一或若干导电供应线，其中每一条导电供应线载有一供应电压。在此情况下，该装置在该些多个电压调节元件中可包含一或若干供应电压调节元件。该些供应电压调节元件可被分别连接于该些多个单元的一单元以及该些导电供应线的其中一者之间，其由该供应电压而被极化，以及分别对该单元施加一经调节的供应电压。依照另一可能性，该些导线可包含一或若干条设有参考或接地电压的导线，该装置在该些多个电压调节元件中包含一或若干接地电压调节元件，其中该些接地电压调节元件由该接地电压来极化以及分别对该单元施加一经调节的接地电压。依照一第一可能性，该些调节元件可分别至少包含一个调节晶体管，其设置为以饱和方式操作而配置以及极化。该些调节元件可分别至少包含一个调节晶体管，该晶体管具有一设有一另一极化电压的栅极，该装置另包含:用以施加该另一极化电压至多个调节晶体管的栅极。依照一第二可能性，该些调节元件可分别包含:形成一差动放大器的手段，其中一输入端设有该经调节的极化电压，以及其中将该输出端连接至该调节晶体管的栅极。该差动放大器可包含一设有另一极化电压的输入端，该装置另包含:施加该另一极化电压至多个差动放大器的输入端的手段。该调节晶体管可包含一设有该经调节的极化电压的源极，以及连接该源极的基板电极。依照一实施例的可能性，该些基本单元可分别包含:至少一个电磁辐射检测器，-一或若干电子构件。该检测器可为一 X射线检测器。依照另一实施例，该些基本单元可被分别连接至:至少一个电磁辐射检测器，其位在一基板上(不同于在其上设有该些单元的位置)。
由于采用以上技术方案，本发明是以画素矩阵来构成的新颖微电子装置，可解决欧姆压降现象，本发明特别关于应用大尺寸单元的矩阵，诸如电磁辐射(例如，X射线，特别是以CMOS技术制成)感测器的矩阵。
图1是依照先前技术说明矩阵微电子装置；图2是依照本发明以及由多个基本单元所构成的矩阵微电子装置；图3是说明矩阵微电子装置的基本单元，其中该基本单元与依照本发明所实施的电压调节手段的第一范例有关联；图4是说明矩阵微电子装置的基本单元，其中该基本单元与依照本发明所实施的电压调节手段的第二范例有关联；图5是说明一矩阵微电子装置的基本单元，其中该基本单元与依照本发明所实施的电压调节手段的第三范例有关联。图号，IO1,...，IO9画素；2供应线；4接地线；51； 52，53第一多条复数导线；71; 72，73第二多条复数导线；IOO11, IOO12, IOO13,..., IOO21, IOO22, IOO23..., IOO33,...，IOOij, IOOmn 基本胞元单元; 101供应线；103另一导线；1021；1022,...,102m 第一多条复数导线；1041；1042,..., 104m 第二多条复数导线；IlO11, IlO12,...,IlOln, IlO21, IlO22,..., IlO2n, IlOml, IlOm2,...,IlOnm 第一多个复数m*n调节器；120n，12012,...，1201η, 12021，12 022，...，1202n, 120ml, 120m2,...，120.第二多个复数m*n调节器；111、121、137、139、221、311、321 晶体管；130、325差动放大器；131，133，135，137，139 晶体管；21(^.第一调节元件；22(^第二调节元件。
具体实施例方式现在将说明关于图2的本发明的微电子装置的范例。此微电子装置包含一n*m 基本单元 100nU0012U0013>...> 10021U0022U 0 023...、IOO33,...^lOOijUOOmn的矩阵，其中η可等于m以及例如等于2000。该些基本单元可为例如电磁辐射感测器画素，以及可分别包含至少一个电磁辐射检测元件，例如，一 X射线检测器；以及一电子电路，例如用以处理及/或放大该检测器的输出信号的电子电路。该些基本单元的矩阵可具有例如约十平方厘米或者数百平方厘米的尺寸，例如约IOcmxlOcm或者20cmx20cm。在X射线检测器的矩阵的情况下,该些基本单元可包含一可感测每一画素中的可见光的光检测器，例如光二极体、光MOS、夹止二极体(pinched diode),以及稱接至闪烁(scintillating)层,例如CsI或Gd202S,其使X射线光子的检测致能并用以将其转换为可见光子。例如以CMOS技术所制成的构件由将该些可见光子转换成电荷来确保该检测。该装置另包含一也知悉于设置用以传送一第一电压Vdd (例如，约3.3伏特)的供应汇流排的供应线101，以及作为亦知悉于接地汇流排的地线并可设有一第二电压Vss (例如，约O伏特)的另一导线103。该装置可另包含一第一多条导线1021、1021、...、102m，其连接至该供应线101，以及一第二多条导线KMplOt、...、104m，其连接至该接地线103。同列的该些画素IOO11, IOO12, IOO13由该些第一多条导线1021; 1022，..., 102m的相同导线102i的中间物而电性连结至该供应线101，以及由该些第二多条导线101、1042、...、104m的相同导线KM1的中间物而连结至该接地线103。该装置包含电压调节手段，例如以第一多个m*n调节元件110n、11012、...UlOln,IlO21UlO22,...U IO2 nU IOml U 10m2...UlOmn 以及第二多个 m*n 调节器 120n、12012、...、120ln、12021、12 022、...U202nU20mlU20m2,...、120m 所构成。在此范例中，该矩阵的画素的每一者与该第一多个调节元件的第一电压调节元件(设在该第一多条导线的画素与导线之间)有关联。该矩阵的画素的每一者也可与该第二多个调节元件的第二电压调节元件(其设于该第二多个导线的画素与导线之间)有关联。一画素IOO1J^第一调节元件^(^接收该些第一多条导线102^102^...、102_ 的导线102i的电压Vdd_l_n，其相较于设在该供应线101的电压Vdd可具有一变动，特别是缩减。该第一调节元件IlOn由连接至该导线101的该导线传送的该电压Vdd_l_n来极化，以及以一经调节的供应电压Vdd_reg_l_n来施加至与其相关联的该画素。该画素IOOln的第二调节元件120ln连接至该些第二多条导线KMplOt、...U04m的导线KM1的电压Vss_l_n，其中该电压相较于设在该接地线103的该电压Vss可具有一变动。该第二调节元件120ln由该导线KM1 (连接至该接地线103)所传送的电压Vss_l_n来极化，以及以一经调节的接地电压Vss_reg_l_n来施加至与其相关联的该画素。分别施加至该些画素1011Uoo12Uoo13'...U0021U0022U0023...、10033、...IOOnm的该经调节的供应电压 Vdd_reg_l_l、Vdd_reg_l_2、Vdd_reg_l_3、...、Vdd_reg_l_n、Vdd_reg_2_l、Vdd_reg_2_2、...、Vdd_reg_2_n互相相等或者实质相等,或者互相相差不到数十mVo沿着一列矩阵，沿着该导线分别施加至此列的该些画素100n、IOO12UOOln的该经调节的供应电压Vdd_reg_l_l、Vdd_reg_l_2、...、Vdd_reg_l_n相较于该些第一多条导线的该些电压Vdd_l_l、...、Vdd_l_n改变较小。可获得约10倍的改良。该经调节的接地电压Vss_reg_l_l、Vss_reg_l_2、 Vss_reg_l_2、...、Vss_reg_l_n、Vss_reg_2_l、Vss_reg_2_2、...、Vss_reg_2_n实质上互相相等,或者互相相差数十mv。在相同方式下，沿着一列矩阵，沿该导线分别施加至此列的该些画素100n、10012、IOOln的该经调节的供应电压Vdd_reg_l_l、Vdd_reg_l_2、...、Vdd_reg_l_n相较于该些第一多条导线的电压Vdd_l_l.....Vdd_l_n改变较小。可获得约10倍的改良。本发明不局限于每个画素有2个电压调节器的实施，其并关于画素等级的其它调节器的实施，以调节由一条导线载送至矩阵的一列画素的一或若干其它辅助电压，以及哪个画素需要作用。依照另一实施例，可对每一画素提供一种设置具有单一电压调节器的装置，用以传送一经调节的供应电压。依照另一替代实施例，可对每一画素提供单一电压调节器以传送一经调节的接地电压。图3是说明依照本发明并入一微电子装置中的基本单元的范例。在此附图中，表示结合于一矩阵的画素IOOu中的差动放大器130(诸如前述关于图2)。该差动放大器130可以多个晶体管来形成，例如5个晶体管131、133、135、137、139。第一晶体管131 (例如为NMOS型)以及第二晶体管133 (例如为NMOS型)形成一差动对并具有一共同源极。设在该差动放大器130的输入端的该第一晶体管131可被例如连结至一检测器元件，以及可在其栅极上接收例如一类比信号Vint，其形成该差动放大器的一非反相输入In+，以及该第二晶体管133的栅极可形成该差动放大器的非反相输入In-，并可被设在例如一参考电压或者该放大器120的输出电压处,在此方式下,产生一射极随稱放大器(follower amplifier)功倉泛。该第一晶体管NM0S131与该第二 NMOS晶体管133的共同源极也连结至第三NMOS晶体管135的漏极，其扮演电流源的角度，并且其中栅极在此设有一固定电压Vpoll。该差动放大器130更包含一第四晶体管137 (例如PMOS型)以及一第五晶体管139 (例如PMOS型)。该第四晶体管137与该第五晶体管139配置或装配在电流镜中。该第四晶体管137与第五晶体管139也共用一共同源极区，其设有一经调节的电压Vdd_reg_ij。该第四晶体管137与第五晶体管139的漏极分别连接至该第一晶体管131的漏极以及该第二晶体管133的漏极。第四晶体管137也具有连结在一起的栅极以及漏极。该差动放大器130的输出可在该第五晶体管139的漏极以及该第二晶体管133的漏极处取得，并且可例如被连接至一处理电路或者该画素的输出(当选择该画素来读取时)。形成该差动对之该些晶体管131与133以及形成该电流源的该晶体管135可为相同类型，例如N型，并且可连接至相同设有基板电压V_sub_N的基板电极，反之，形成该电流镜的该些晶体管可为相同类型，例如P型，以及可连接至设有该基板电SV_sub_P的基板电极。在此装置的范例中，该第一电压调节元件IlOij以调节器晶体管111(例如一 N型MOS晶体管)来构成，其设在该些第一多条导线的一导线102i之间以及该画素IOOij之间。该晶体管111设置用以在饱和作用模式中，其中该晶体管的栅极以电SV_reg_Vdd来极化。该极化电压V_reg_Vdd可被施加至类似于该晶体管111的若干调节器晶体管上，以及像该晶体管111般用以调节该矩阵的画素的各个供应电压。该极化电压V_reg_Vdd可例如由一导线或一网路或者已知”栅(gate)”的网格导线而被施加至晶体管111的类型的若干调节器晶体管。该第一晶体管111的漏极连接至该些第一多条导线的一导线102i;以及其相较于该供应101所设的该供应电压Vdd而设有一可具有变动(特别是降低)的电压Vdd_i_j。该电压Vdd_i_j作为对该晶体管111的极化电压(在其源极传送)，该经调节的供应电压Vdd_reg_i_j，例如在Vdd = 3.3伏特的情况下，施加至该画素IOOij约2.2伏特，并且最大欧姆压降约为0.9V。接着最大局部电压Vdd_i_j约为3.3-0.9 = 2.4V。该调节器晶体管111可用一约IOOmv的边限(margin)来调节至小于2.4V的电压。在此装置的范例中，该第二电压调节元件120u由设在该些第二多条导线的一导线KMi与该画素IOOij之间的晶体管121所构成，例如P型MOS晶体管。该晶体管121设置为在饱和作用模式下，其中该晶体管的栅极为此以所提供的电压V_reg_VSS来极化。该极化电压V_reg_VSS可被施加至类似于该晶体管121的若干调节器晶体管，并且如同该晶体管121般设置为用以分别调节该矩阵的画素的接地电压。该极化电压V_reg_Vss例如由导线或一导电网路(没有显示)而被施加至若干调节器晶体管上，诸如该晶体管121。该晶体管121具有一连接至该些第二多条导线的导线KMi的电极，并且其设有一电压Vss_i_j，其中该电压相较于设在该接地线103的接地电压Vss可具有一变动。该电压Vss_i_j作为该晶体管121的极化电压,其在该些调节的接地电压Vss_reg_i_j施加至该画素IOOij的源极处传递。该晶体管111具有另一电极，其传送一经调节的电压Vdd_reg_i_j至该画素lOOij。该经调节的供应电压VdcLreg如下列一阶式子:Vdd_reg = Vreg_Vdd-VTN_Delta_Vdd_reg,其中 VTN 为该晶体管 111 的门滥电压，以及Delta_Vdd_reg为取决于该(些)画素的电子电路的消耗的电压。该经调节的接地电压VSS_reg为下列一阶式子:Vss_reg = Vreg_Vss+VTP+DeltaVss_reg,其中 VTP 为该晶体管 121 的门滥电压，以及Delta_Vss_reg为取决于该画素的电子电路的消耗的电压。例举一范例，其中:Vss= OV ；Vdd = 3.3V ；Vreg_Vdd = 2.8V ；Vreg_Vss = 0.4V ；VTN = 0.6V ；VTP = 0.6V。例举一范例，其中`Vss = OV ；Vdd = 3.3V ；Vreg_Vdd = 2.8V ；Vreg_Vss = 0.4V ；VTN = 0.6V ；VTP = 0.6V。其可获得(单位为伏特):Vdd_reg = 2.2-Delta_Vdd_reg ;以及Vss_reg = l+Delta_Vss_reg。该些晶体管111与121可以通道宽度及通道长度的参数W及L来实施，使得其W/L率高，例如至少等于10。依照本发明的装置的另一范例说明于图4中。本装置系类似于图3中所知，该第一调节元件(在此范例中以21(^_来表示)以及该第二调节元件(此时标示为22(^_)是不同的。该第一电压调节元件21(^.由一第一调节器晶体管211所构成，其中该晶体管可为P型并且其具有一设有一第一基板电压Vsub_p_pix且连接至该晶体管211的源极的基板电极。此使得该经调节的电压独立于该基板电压而可不需要漂移于该矩阵的不同点上的基板电压。另一类型的P型晶体管(例如形成该电流镜的该些晶体管137与139)也可设有一基板电极，其与该第一调节器晶体管211共用。该第二电压调节元件220u由一调节器晶体管211所构成，其中该晶体管可为P型晶体管，并且其具有一连接至源极并设有一第二基板电压Vsub_N_pix的基板电极。另一 N型晶体管(例如形成该差动对的该些晶体管131与133，以及形成该电流产生器的晶体管135)也可设有一连接至该第二基板电压V_sub_N_pix的基板电极。相较于该基板来说,此可降低来自大尺寸矩阵上的晶体管的漏电流，以及切换该些画素的电子电路期间的电容性电荷的射入。在此范例中，该经调节的接地电压Vss_reg_i j可作为N型晶体管(特别是除了晶体管131、133、135、211以外)的所有基板电极的基板电压，如果适当的话，针对该画素的电子电路的N型晶体管(其可能要求其源极连接至其基板)。该经调节的供应电压Vdd_reg_ij可作为该P型晶体管(特别是除了晶体管137、139,221以外)的所有基板电极的基板电压，如果适当的话，针对该画素的电子电路的P型晶体管(其可能要求其源极连接至其基板)。针对此第二实施例，每一画素形成一电力消耗点，其与其它画素的电力消耗点不同并于该调节的供应电压Vdd_reg_ij与该经调节的接地电压Vss_reg_ij之间作用。极化值例如Vss = 0V 、Vdd = 3.3V ；Vreg_Vdd = 2.8V ；Vreg_Vss = 0.4V ；VTN =
0.6V ；VTP = 0.6V,可得出:Vdd_reg = 2.2V-DeIta_Vdd_reg 以及 Vss_reg = lV+Delta_Vss_reg。在此情况下，在该些晶体管的源极、栅极、漏极以及基板端之间的内部电压变动不会超出1.2V。当然，以O及l+Delta_Vss_reg之间的电压来极化该第二调节元件,其中其基板电压为I伏特加上Delta Vss_reg。可提供该装置的晶体管以及其各自的消耗，使得Delta_Vss_reg不会超过0.2V。以2.2-Delta_Vdd_reg与3.3V之间的电压来极化Vdd_reg的第一调节元件,其中其基板为2.2-Delta_Vdd_reg,可设计该装置使得Delta_Vss_reg不会超过0.1V。以lV+Delta_Vss_reg以及2.2V_Delta_Vdd_reg的电压来极化该画素，其中该些N型晶体管131、133、135、221的基板电极的电压为lV+Delta_Vss_reg，并且该些P型晶体管137、139、211 的电极的电压为 2.2V-Delta_Vdd_reg。因此可使用由该画素的矩阵的导线101所载送的供应电压，使得Vdd = 3.3V，同时保持该些晶体管所通常供应的电压(1.2V)，其使得使用晶体管尺寸或者具有小于晶体管(可由一 3.3V的供应电压来极化)的栅极介电厚度为可行的。在此装置下，也可接受该些
导线102^10 .....102m(连接至该供应线101)上的数百亳伏特的欧姆压降，以及该些导
线KM1UCM2.....104m (连接至该接地线103)的数百亳伏特的电压变动，其造成沿着这些
导线所展开的该些画素间的操作差异。图5说明依照本发明装置的另一个范例。此装置的范例与图4不同，因为该第一电压调节元件(此时以310ij来标示)以晶体管311 (可为P型)以及形成一具有增益的反馈回路的手段(例如由一差动放大器315，其输出端连接至该晶体管311的栅极，并且其中反相输入端连接至该基板以及该晶体管311的源极)来构成。该差动放大器315的非反相输入端设有一作为参考电压的电压V0_reg_Vdd。该极化电压V0_reg_Vdd可适用于若干调节元件的供应电压。该极化电压V0_reg_Vdd可被施加(例如由一导线或者网路或网格导线(没有显示出来))至该放大器315类型的若干差动放大器。该差动放大器315的输出端(其连接至该晶体管311的栅极)传递一电压 V_reg_Vdd。依照此第三实施例，比较该经调节的供应电压Vdd_reg_ij以及该参考电压V0_reg_Vdd,该晶体管311递送一供应电压Vdd_reg_ij的栅极命令V_reg_Vdd由一差动放大器的增益G来定义。因此调整该晶体管311的来源电压，其也为调节至V0_reg_Vdd的电压。因此，不会有该调节晶体管的门槛电压的漂移(drifts)以及因制程而造成的漂移。该第二电压调节元件32(^_以一可为N型的晶体管321以及一形成差动放大器325的手段来构成，其中该差动放大器的输出端连接至该晶体管311的栅极，并且其反相输入端连接至该晶体管321的源极以及基板电极，然而该差动放大器325的另一输入端施加一作为参考电压的电压V0_reg_VSS。该差动放大器325的输出端(其连接至该晶体管321的栅极)传送一电压V_reg_Vss。在相同方式下,该晶体管121调节该接地电压Vss_reg_ij的栅极命令V_reg_Vss由一差动放大器的增益G及比较该经调节的接地电压Vss_reg与该参考电压V0_reg_VSS来定义。此装配可获得下列式子:Vdd_reg = V0_reg_Vdd+l/G(-VTN-Delta_Vdd_reg)，Vss_reg = V0_reg_Vss+l/G(VTP+Delta_Vss_reg)。因此可较佳地定义该等经调节的电压Vdd_reg及Vss_reg。在前述关于图3、4及5所述的实施例中，该些调节元件11(^.、12(^、21(^、22(^、310^.,320^.在其各自的输入(每一者连接至一调节电压V_reg_VSS或V_reg_Vdd)上不消耗或者仅消耗少许电流。并且，在这些范例中，该调节电压施加至一晶体管栅极(此晶体管对于该调节元件Iioij来说以111来标示，对于该调节元件120ij来说以121来表示，对于该调节元件21(^_来说以211来表示`，对于该调节元件22(^_来说以221来表示，对于该调节元件SlOij来说以311来表示，对于该调节元件32(^_来说以321来表示)。因此，在该网路或导线(其分别分配有调节电压V_reg_VSS*V_reg_Vdd)上有一低的或者可忽略的欧姆压降。依照一替代实施例，该调节电压V_reg_Vss及/或V_reg_Vdd可在每一画素阶段由一般已知的”能带隙(bandgap) ”使得将被施加的参考电压致能而被实施。该文件为由Aldokhaiel 等人在 2004 年的 IEEE 例行会议(regularsession A)上所提出“A sub-1 voltCMOS Bandgap Voltage Reference basedon body driven technique，，。以仅经由所给定标示且不局限于此以及藉由参照附图读取实施例之说明，本发明将可被较佳了解。不同附图的相同、类似或者等效部分具有相同的元件符号，以便容易从一附图参照到另一附图。为了使附图更易辨读，附图中所表示的不同部分不必为相同比率。
权利要求
1.一种矩阵微电子装置，包含: 多个单元(IOO11.....1OOmn)，其依照一矩阵来配置， 一或若干条导线(102!,...'102m、KM1、…、104m)，其载有一已知电压(Vdd, Vss)并且连结该矩阵的列单元的各个或若干单元， 多个电压调节元件(IlO11.....110mn、120n.....120J , 其中所述调节元件的每一者连接于所述多个单元的一单元以及所述导线的其中一者之间，所述已知电压作为所述调节元件的极化电压，其中所述调节元件分别对所述已知单元施加一经调节的极化电压(V_reg_Vdd、V_reg_Vss)。
2.根据权利要求1所述的矩阵微电子装置，其特征在于:所述导线包含一或若干导电供应线(K^1.....102m)，其设置为用以载有一供应电压(Vdd)， 其中所述装置在所述多个电压调节元件中包含一或若干供应电压调节元件(IlO11.....1lOmn)，其中所述供应电压调节元件分别连接于所述多个单元的一单元以及所述导电供应线的其中一者之间，由所述供应电压(Vdd)来极化，以及分别对所述单元施加一经调节的供应电压(Vdd_reg)。
3.根据权利要求1或2所述的矩阵微电子装置，其特征在于:所述导线包含一或若干以一参考或接地电压来设置的导线(KM1.....104J，该装置在所述多个电压调节元件中包含一或若干接地电压(Vss)调节元件(120n.....120J，其中该等接地电压调节元件系藉由该接地电压(Vss)来极化，以及分别对该单元施加一经调节的接地电压(Vss_reg)。
4.根据权利要求1至3中任一项所述的矩阵微电子装置，其特征在于:所述调节元件(IlO11.....110mn、120n.....120mn)分别包含至少一个调节晶体管(111、121、211、221、311、321)，其设置依照饱和功能的方式来配置以及极化。
5.根据权利要求4所述的矩阵微电子装置，其特征在于:所述调节元件分别包含至少一个调节晶体管(111、121、211、221、311、321)，其具有以另一极化电压(V_reg_Vdd、V_reg_Vss)来设置的栅极，所述装置更包含: 施加所述另一极化电压(V_reg_Vdd、V_reg_VSS)至多个调节晶体管的栅极的手段。
6.根据权利要求4所述的矩阵微电子装置，其特征在于:所述调节元件分别包含: 形成差动放大器(315、325)的手段，其中所述差动放大器的一输入端设在所述经调节的极化电压(Vss_reg_ij、Vdd_reg_ij)上，以及其输出端系连接至所述调节晶体管的栅极。
7.根据权利要求6所述的矩阵微电子装置，其特征在于:所述差动放大器(315、325)包含设在另一极化电压(V0_reg_Vdd、V0_reg_VSS)的一个输入端，该装置更包含: 施加该另一极化电压(V0_reg_Vdd、V0_reg_Vss)于多个差动放大器的输入端的手段。
8.根据权利要求4至7中任何一项所述的矩阵微电子装置，其特征在于:所述晶体管(211、221、311、321)包含一施加所述经调节的极化电压(V_reg_Vdd、V_reg_Vss)的源极以及连接至该源极的基板电极。
9.根据权利要求1至8中任何一项所述的矩阵微电子装置，其特征在于:所述基本单元分别包含:至少一个电磁辐射检测器。
10.根据权利要求9所述的矩阵微电子装置，其特征在于:所述检测器为X光检测器。
全文摘要
本发明公开一种矩阵微电子装置，包含多个单元，其依照一矩阵来配置；一或若干条导线，其载有一已知电压并且连结该矩阵的列单元的各个或若干单元；多个电压调节元件，其中该些调节元件分别连接在该些多个单元的一单元以及该些导线的其中一者之间，该已知电压作为该些调节元件的极化电压，其中该些调节元件分别对该已知单元施加一经调节的极化电压。本发明是以画素矩阵来构成的新颖微电子装置，可解决欧姆压降现象。
文档编号H01L27/146GK103109525SQ200880109372
公开日2013年5月15日 申请日期2008年10月8日 优先权日2008年10月8日
发明者马克·阿尔克, 珍吕克·马丁, 阿尔诺·佩泽拉 申请人:法国原子能委员会