专利名称：用于超薄基板以及封装上封装组件的倒装片组件工艺的制作方法
技术领域：
本发明的实施例总体涉及集成电路封装领域，并且更具体而言，涉及用于超薄基 板以及封装上封装组件的倒装片组件工艺。
背景技术：
随着微电子部件尺寸的缩减，出现了一种提供可以表征为薄芯基板(也就是说， 具有厚度小于或者等于400微米且大于零的芯的基板)或者无芯基板(也就是说，没有芯 的基板)的封装基板的趋势。然而，不利的是，利用薄芯或者无芯基板，在封装制造工艺期间，例如在要求基板 平面度和刚度的倒装片键合期间，可能发生翘曲引起的未润湿导致的第一级芯片附接成品 率的减小。为了解决上述问题，现有技术有时提供可以具有至少几十微米或者更大的厚度 的基板。然而，上述方法不利地有损于进一步的封装尺寸最小化。
在附图中通过举例而非限定性的方式示出了本发明，在附图中，类似的附图标记 表示类似的元件，并且在附图中图1是根据本发明的一个示范实施例的部分形成的IC封装的截面图的图解说 明；图2是根据本发明的一个示范实施例的部分形成的IC封装的截面图的图解说 明；图3是根据本发明的一个示范实施例的部分形成的IC封装的截面图的图解说 明；图4是根据本发明的一个示范实施例的部分形成的IC封装的截面图的图解说 明；图5是根据本发明的一个示范实施例的部分形成的IC封装的截面图的图解说 明；图6是根据本发明的一个示范实施例的部分形成的IC封装的截面图的图解说 明；图7是根据本发明的一个示范实施例的部分形成的IC封装的截面图的图解说 明；图8是根据本发明的一个示范实施例的部分形成的IC封装的截面图的图解说明。
具体实施例方式在以下描述中，出于解释的目的，阐述了很多具体细节，以便提供对本发明的透彻 理解。但是，对于本领域技术人员而言显而易见的是，能够在不需要这些具体的细节的情况 下实践本发明的实施例。在其他情况下，通过方框图的形式对结构和器件进行了图示，以避免使本发明变得难以理解。在整个本说明书中引用的“一个实施例”或“实施例”是指在本发明的至少一个实 施例中包含了结合所述实施例描述的特定特征、结构或特性。因而，在整个本说明书的不同 位置出现的词组“在一个实施例中”或“在实施例中”未必都是指同一实施例。此外，可以 在一个或更多实施例中通过任何适当的方式结合所述特定特征、结构或特性。图1是根据本发明的一个示范实施例的部分形成的IC封装的截面图的图解说明。 根据所示出的示范实施例，封装100包括一个或多个无芯基板条102、背侧触点104、顶侧触 点106以及基板厚度108。无芯基板条102表示可以在被单颗化(singulated)之前被辊平(rollout)和 处理的薄基板。在一个实施例中，无芯基板条102是第3代直接激光层压(direct laser lamination generation 3，DLL3)条。在一个实施例中，基板厚度108大约为200微米。图2是根据本发明的一个示范实施例的部分形成的IC封装的截面图的图解说明。 如封装200中所示，已将焊球202附接到无芯基板条102的背侧204。在一个实施例中，焊 球直径206大约是10密耳。图3是根据本发明的一个示范实施例的部分形成的IC封装的截面图的图解说明。 如封装300中所示，模制化合物302作为液体分配在焊球之间并且被模腔(mold form) 304 压缩。在一个实施例中，模腔304被设计为将模制化合物302压缩到焊球的高度以下。可 以将模腔304固定就位一段时间并且可以对其进行加热以允许模制化合物302固化。图4是根据本发明的一个示范实施例的部分形成的IC封装的截面图的图解说明。 如封装400中所示，硬化模402被固化在焊球202之间并且为封装400提供附加的硬度。在 一个实施例中，硬化模402的模厚度404大约为200微米。图5是根据本发明的一个示范实施例的部分形成的IC封装的截面图的图解说明。 如封装500中所示，封装已经被翻转以进行顶侧处理。图6是根据本发明的一个示范实施例的部分形成的IC封装的截面图的图解说明。 如封装600中所示，已将集成电路器件602附接到无芯基板条102的顶侧604。集成电路器 件602可以表示任意类型的硅处理器或者控制器或者逻辑。图7是根据本发明的一个示范实施例的部分形成的IC封装的截面图的图解说明。 如封装700中所示，已将底部填充材料702分配到集成电路器件602之下。图8是根据本发明的一个示范实施例的部分形成的IC封装的截面图的图解说明。 如封装800中所示，已通过焊球804将第二集成电路器件封装802附接到顶侧604。第二集 成电路器件封装802可以是任意类型的封装并且可以不必是倒装片封装。在一个实施例中，可以对封装800进行进一步处理并从其它封装上单颗化。在上述说明中，出于解释的目的，阐述了很多具体的细节，以提供对本发明的透彻 的理解。但是，对于本领域技术人员而言显而易见的是，能够在不需要这些具体的细节中的 一些细节的情况下实践本发明。在其他情况下，以方框图的形式示出了公知的结构和器件。很多方法是以其最基本的形式描述的，但是在不背离本发明的基本范围的情况 下，可以向所述方法中的任何一个添加操作，或者从其中删除操作，并且可以向所描述的信 息中的任何一个添加信息，或者从其中删减信息。可以预计，对本发明构思的任何数量的变 型均落在本发明的精神和范围内。就此而言，提供具体说明的示范实施例的目的并非在于
5限制本发明，而仅在于对本发明进行举例说明。因而，本发明的范围不由上文提供的具体例 子决定，而仅由以下权利要求的明确语言决定。
权利要求
一种方法，包括接收无芯基板条；将焊球附接到所述无芯基板条的背侧；以及在所述焊球之间形成背侧硬化模。
2.根据权利要求1所述的方法，其中，在所述焊球之间形成背侧硬化模包括 分配液体模制化合物；以及将所述液体模制化合物压缩到所述焊球的高度以下。
3.根据权利要求1所述的方法，其中，所述无芯基板条包括第3代直接激光层压 (DLL3)条。
4.根据权利要求1所述的方法，还包括将集成电路器件附接到所述无芯基板条的顶侧。
5.根据权利要求4所述的方法，还包括将第二集成电路器件封装附接到所述无芯基板 条的所述顶侧。
6.一种方法，包括接收第3代直接激光层压(DLL3)基板条； 将焊球附接到所述DLL3基板条的背侧；以及 在所述焊球之间形成背侧硬化模。
7.根据权利要求6所述的方法，其中，所述DLL3基板条包括大约200微米的厚度。
8.根据权利要求6所述的方法，其中，所述背侧硬化模包括大约200微米的厚度。
9.根据权利要求6所述的方法，其中，在所述焊球之间形成背侧硬化模包括 分配液体模制化合物；以及将所述液体模制化合物压缩到所述焊球的高度以下。
10.根据权利要求6所述的方法，还包括将集成电路器件附接到所述无芯基板条的顶侧。
11.根据权利要求10所述的方法，还包括将第二集成电路器件封装附接到所述无芯基 板条的所述顶侧。
12.一种装置，包括 无芯基板条；附接到所述无芯基板条的背侧的多个焊球；以及 所述焊球之间的背侧硬化模。
13.根据权利要求12所述的装置，其中，所述背侧硬化模包括大约200微米的高度。
14.根据权利要求12所述的装置，其中，所述无芯基板条包括大约200微米的高度。
15.根据权利要求14所述的装置，还包括附接到所述无芯基板条的顶侧的集成电路器件。
16.一种装置，包括第3代直接激光层压(DLL3)基板条； 附接到所述DLL3基板条的背侧的多个焊球； 所述焊球之间的背侧硬化模；以及 附接到所述DLL3基板条的顶侧的集成电路器件。
17.根据权利要求16所述的装置，其中，所述背侧硬化模包括大约200微米的高度。
18.根据权利要求16所述的装置，其中，所述DLL3基板条包括大约200微米的高度。
19.根据权利要求16所述的装置，其中，所述焊球包括大约10密耳的直径。
20.根据权利要求16所述的装置，还包括附接到所述DLL3基板条的所述顶侧的第二集 成电路器件封装。
全文摘要
在一些实施例中，介绍了用于电子器件基板的选择性无电镀覆。就此而言，引入了一种方法，包括接收无芯基板条，将焊球附接到所述无芯基板条的背侧，以及在所述焊球之间形成背侧硬化模。还公开了其它实施例并且要求其权利。
文档编号H01L23/12GK101981680SQ200980110789
公开日2011年2月23日 申请日期2009年6月26日 优先权日2008年6月30日
发明者A·V·拉奇, B·S·林, K·E·翁, M·L·陆, S·F·林, T·W·翁, W·K·蒙 申请人:英特尔公司