专利名称：半导体装置的制作方法
技术领域：
本发明涉及一种由传导杂质的能级位于比与动作温度相对应的热激发能更深的 位置处的半导体材料形成的半导体装置。
背景技术：
以往，已知一种利用金刚石半导体形成pn结二极管的技术(参照非专利文献1)。 在金刚石半导体中，传导杂质的能级位于比与动作温度相对应的热激发能更深的位置处。 具体地说，能级最浅的受主(acceptor)和施主(donor)分别是B (硼)和P (磷)，但是B和 P的能级分别是0. 37eV和0. 6eV,比标准状态的热激发能0. 026eV大1位以上。因此，在金 刚石半导体中无法得到较高的载流子密度，从而电阻值变得非常大，因此很难使高密度的 电流流过由金刚石半导体形成的pn结元件。具体地说，在非专利文献1所公开的金刚石pn 二极管中，电流密度最大也就是几A/cm2(8V)左右，这是比由碳化硅形成的pn结二极管等 低2位以上的值。本发明是鉴于上述问题而完成的，其目的在于提供一种能够使高密度的电流流过 的半导体装置。非专利文献 1 :M. Kubovic et al.，Diamond&RelatedMaterials，Vol. 16(2007) pp.1033-103
发明内容
本发明所涉及的半导体装置将具有第一导电型的第一半导体和具有与第一导电 型不同的第二导电型并且杂质浓度高于第一半导体的杂质浓度的第二半导体层进行接合， 以与第一半导体层整流接触的方式形成第一电极，并且以与第二半导体层欧姆接触的方式 形成第二电极。
图1是表示本发明的第一实施方式的接合元件的结构的示意图。图2是用于说明图1所示的接合元件的动作原理的能带(Energie band)图。图3是表示本发明的第二实施方式的接合元件的结构的示意图。图4是用于说明图3所示的接合元件的制造方法的流程的截面工序图。图5是表示图3所示的接合元件的电流_电压特性的图。图6是表示图3所示的接合元件的正向电流密度_电压特性的图。图7示出对图3所示的接合元件正向施加电压时的发光特性。图8是表示本发明的第三实施方式的接合元件的结构的示意图。图9是表示图8所示的接合元件的电流_电压特性的图。图10是表示本发明的第四实施方式的接合元件的结构的示意图。图11是用于说明图10所示的接合元件的制造方法的流程的截面工序图。
图12是表示本发明的第五实施方式的接合元件的结构的示意图。图13是用于说明图12所示的接合元件的制造方法的流程的截面工序图。
具体实施例方式以下，参照
本发明的实施方式的半导体装置的结构。此外，以下参照的附 图是示意图，要注意厚度与平面尺寸的关系、各层厚度的比例等与实际不同。即，具体的厚 度、平面尺寸要参照以下的说明进行判断。另外，当然附图相互之间也包含相互的尺寸关 系、比例不同的部分。另外，下面，以将本发明应用到由金刚石半导体形成的pn结二极管的 情况为例进行说明，这是权宜的选择，本发明能够应用到例如氧化锌(ZnO)、氮化铝(AlN)、 氮化硼(BN)等施主能级和受主能级中的至少一方位于比与动作温度相对应的热激发能更 深的位置处的所有半导体材料。另外，即使是硅(Si)、碳化硅(SiC)、氮化镓(GaN)、砷化镓 (GaAs)、锗(Ge)等在室温条件下具有较浅的杂质能级的材料，在热激发能变得足够低的低 温条件下使其进行动作时也能够应用本发明。此外，在以下的说明中，在事先没有特别说明 的情况下，将在半导体衬底上形成了外延层、其它的膜、电极的结构称为“金刚石衬底”或者 简称为“衬底”。[第一实施方式][接合元件的结构]首先，参照图1说明本发明的第一实施方式的接合元件的结构。图1是表示本发 明的第一实施方式的接合元件的结构的示意图。如图1所示，本发明的第一实施方式的接合元件1具备第一导电型的半导体层2、 与半导体层2相接合的第二导电型的半导体层3、与半导体层2整流接触(肖特基接触)的 电极层4以及与半导体层3欧姆接触的电极层5。在本实施方式中，利用η型的金刚石半导 体形成半导体层2。利用ρ型的金刚石半导体形成半导体层3。半导体层3的杂质浓度被 设定成高于半导体层2的杂质浓度。此外，期望将半导体层3的杂质浓度设定成比半导体 层2的杂质浓度高1位以上。另外，设半导体层2的传导杂质的能级(在本实施方式中是 施主能级)位于比与接合元件1的动作温度相对应的热激发能更深的位置(所谓的深能级 (deep level))。另外，设半导体层2是η型半导体，半导体层3是ρ型半导体，但是也可以 半导体层2是ρ型半导体，半导体层3是η型半导体。作为构成电极层4和电极层5的材料，可以自由地选择各自适合的材料，但是根据 本发明，能够由相同的材料形成电极层4和电极层5。S卩，在一般已知的pn结型二极管的 情况下，两个传导层都要求低电阻的欧姆接触。可是，对于如金刚石那样的宽带隙半导体， 在与一方的导电型传导层的接触中呈现低接触电阻的电极材料在与另一方的导电型传导 层的接触中呈现较强的整流性而无法得到低电阻。相对于此，本发明所涉及的接合元件是 将一方的电极设为欧姆接触、将另一方的电极设为肖特基接触的结构，因此利用一种电极 材料能够容易地实现与P层、η层的同时接触。作为适于这种同时接触的材料能够例示钛 (Ti)。Ti对于半导体层3呈现低电阻(欧姆特性)，对于半导体层2呈现理想的整流性(肖 特基特性)。因而，期望利用相同的材料形成电极层4和电极层4。由此，还能够缩短电极 的形成工艺，提高产量，降低制造成本。形成电极层4和电极层5的材料除了上述Ti以外，也可以是铝(Al)、镍(Ni)、钼
5(Mo)、钨(W)、钽(Ta)、钼(Pt)等，还可以是由含有这些元素的两种以上的元素构成的合金、 这些元素的碳化物、氮化物以及硅化物。用于良好地形成两个电极的要点在于进行材料设 计并优化成膜条件使得电极层5的接触电阻最小。这样得到的电极对于电极层4也自动优 化，在电极层4中呈现非常好的整流性。[接合元件的动作原理]接着，参照图2的(a) (d)说明本发明的第一实施方式的接合元件1的动作原 理。图2的(a) (d)示出本发明的第一实施方式的接合元件1的能带图，图中的黑圆点 和白圆点分别表示与传导有关的电子和空穴。图2的(a)示出在零偏压时被置于热平衡状态的接合元件1的能带图。如图所示， 在零偏压且处于热平衡状态时，在半导体层2的左侧由于肖特基接触而形成宽度Wsb的耗尽 层，在半导体层2的右侧由于半导体层2和半导体层3相接合形成的pn结(双极性结)而 形成宽度WPN1+WPN2的耗尽层。Wpni和Wpn2表示从pn结的结点分别向半导体层2和半导体层 3延伸的耗尽层的宽度。另外，在半导体层2的两个耗尽层之间形成宽度W1的中性区域，在 中性区域的导带和较深的施主能级处存在电子。另外，在半导体层3的中性区域的价带处 存在空穴。此外，图中将半导体层3的受主能级设为较浅的能级进行了图示，但是在能级较 深的情况下，在受主能级处也存在空穴。图2的(b)示出施加正向电压Vf时的接合元件1的能带图。如图所示，半导体层 2的导带处所存在的传导电子被移出到半导体层3，与空穴重新结合而消失。另一方面，半 导体层3的空穴扩散至半导体层2中。并且，一部分空穴在正向施加电压的初期与较深的施 主能级的束缚传导电子重新结合而消失，但是大多数空穴不与传导电子重新结合而消失， 而是通过半导体层2，在电极层4的扩散电位与正向电压Vf的合成电场中缓慢加速并到达 电极层4。另一方面，存在于电极层4中的电子被电极层4与半导体层2之间的肖特基势垒 遮挡而无法侵入到半导体层2中。也就是说，在正向施加电压的状态下，无法向半导体层2 注入电子而使半导体层2整个区域耗尽，结果是对于作为少数载流子的空穴起到良导体的 作用。由于半导体层2具有如上所述的传导机构，因此能够将半导体层3的杂质浓度设 定成比半导体层2的杂质浓度高。因此，也能够相应地实现半导体层3的低电阻化，能够将 半导体层3的杂质浓度设为IO19 102°/cm3左右。这样，根据本发明的第一实施方式的接 合元件1，能够在正向特性中实现极低电阻。换言之，本发明的第一实施方式的接合元件1 能够实现比一般已知的pn结型元件(pn结二极管等)高的电流密度。图2的(C)示出从正向施加电压的状态再次恢复为零偏压状态时的接合元件1的 能带图。如图所示，接合元件的能带与图2的(a)所示的能带大致相同，但是不同点在于半 导体层2的中性区域消失，半导体层2耗尽。这是因为从整流性的电极层4难以提供通过 正向施加电压的过程而消失的施主束缚传导电子，并且由于中间区域的带隙较深而在短时 间内也不会生成电子空穴对。此外，通过适当调节半导体层2的施主浓度和厚度以及半导 体层3的杂质浓度，能够使半导体层2的中性区域宽度Wl在零偏压的热平衡状态下为零。 具体地说，期望调节半导体层2的厚度使得在将热平衡状态下的电极层4的整流接触在半 导体层2形成的耗尽层的宽度设为Wsb、将热平衡状态下的半导体层2与半导体层3的pn结 在半导体层2侧形成的耗尽层的宽度设为Wpni时，半导体层2的厚度Ll满足Ll ( WSB+WPN1。在这种情况下，即使在热平衡状态下也能够成为如图2的(c)所示那样的能带图，能够消除 初始效果。图2的(d)示出施加反向电压V时的接合元件1的能带图。如图所示，对被耗尽 后的半导体层2的整个区域施加反向电压V的结果是半导体层3的空穴被形成在pn结部 分的较大的能量势垒阻挡而无法移动到半导体层2。另一方面，电子被肖特基势垒阻挡而不 存在于半导体层2中，因此无法反向流动(即使存在也被pn结的能量势垒遮挡而无法移动 到半导体层3的区域)。从以上的说明中明显可知，根据本发明的第一实施方式的接合元件1，通过在半导 体层2内形成耗尽层，在正向施加电压时，存在于电极层4的电子无法移动到半导体层2。 因此，半导体层3的大多数空穴不会与半导体层2内的传导电子重新结合而消失，而能够扩 散到半导体层2并且到达电极层4。因而，根据本发明的第一实施方式的接合元件1，能够 不受电阻值的影响而对于空穴发挥良导体的作用，能够流过与由Si、SiC半导体形成的半 导体元件相同或者其以上的电流。另外，众所周知，以往的包括金刚石pn 二极管在内的普通的pn 二极管，由于少数 载流子相互注入相对的传导区域，因此在高速地响应方面存在缺陷。因此，使用为逆变器等 回流二极管的情况下转换损失变大。然而，本发明的第一实施方式的接合元件1是虽然具 有pn结但是实际进行单极性动作的半导体元件，因此能够非常高速地从导通状态转变为 截止状态，还能够非常高速地从截止状态转变为导通状态。因而，如果以本发明的第一实施 方式的接合元件1替换以往的Pn 二极管，则能够大幅地降低转换损失。[第二实施方式][接合元件的结构]接着，参照图3说明本发明的第二实施方式的接合元件的结构。图3是表示本发 明的第二实施方式的接合元件的结构的示意图。如图3所示，本发明的第二实施方式的接合元件10具备衬底6、形成在衬底6的整 个表面的第二导电型的半导体层7、在半导体层7的上部呈台状依次层叠的第二导电型的 半导体层3和第一导电型的半导体层2、与半导体层2整流接触的电极层4以及与半导体层 7欧姆接触的电极层5。在本实施方式中，衬底6由通过高温高压合成制造出的单晶体金刚 石Ib(OOl)衬底形成。半导体层7由ρ+型的金刚石半导体形成。半导体层3由ρ型的金刚 石半导体形成，杂质浓度低于半导体层7的杂质浓度。半导体层2由η型的金刚石半导体 形成，杂质浓度低于半导体层3的杂质浓度。此外，衬底6也可以是Ib以外的类型，另外， 也可以是其它面取向的衬底，还可以是多晶体衬底。为了容易获得欧姆接触而设有半导体 层7。通过将半导体层3与半导体层7 —体化来将半导体层7设为本发明所涉及的第二半 导体层，能够得到更高的电流密度。如下示出半导体层2、半导体层3以及半导体层7的杂 质种类、杂质浓度、层厚的一例。(a)半导体层 2 :P (磷)、7X1016/cm3、0.07ym(b)半导体层3汨(硼)、3.5\1018/0113、0.7口111(c)半导体层 7 :B(硼)、4X1027cm3、1.4ym[接合元件的制造方法]接着，参照图4说明本发明的第二实施方式的接合元件10的制造方法。图4是表示本发明的第二实施方式的接合元件10的制造方法的流程的截面工序图。在制造接合元件10时，首先如图4的(a)所示那样，使用微波等离子体CVD (化学 气相沉淀)法，在用硝酸和硫酸的混合酸等充分清洗后的高温高压合成金刚石Ib(OOl)衬 底6的表面按顺序同质外延生长半导体层7、半导体层3以及半导体层2。此外，作为金刚 石的原料气体能够使用甲烷(CH4)和氢气(H2),作为ρ型杂质气体能够使用乙硼烷(B2H6), 作为η型杂质气体能够使用磷化氢(PH3)。另外，也可以与微波等离子体CVD法一起利用作 为金刚石薄膜合成法而众所周知的热丝CVD法。接着，如图4的(b)所示，使用光刻/真空蒸镀/剥离法在半导体层2的表面上形 成金属掩模8，将金属掩模8作为蚀刻掩模，利用电感耦合型等离子体蚀刻(ICP)法或者反 应离子蚀刻(RIE)法进行蚀刻直到半导体层7露出为止，由此形成如图4的(c)所示那样 的由半导体层3和半导体层2构成的台结构。此外，在半导体层2和半导体层3的膜厚较 薄的情况下，也可以将光致抗蚀剂掩模用作蚀刻掩模来简化工序。接着，在通过硫酸和过氧化氢水的混合液等剥离掉金属掩模8之后，在用硝酸和 硫酸的混合酸等充分清洗衬底6之后，使用光刻/真空蒸镀/剥离法或者真空蒸镀/光刻/ 蚀刻法，如图4的(d)所示那样在半导体层2和半导体层7的表面分别进行成膜来一次形 成期望形状的电极层4和电极层5。最后根据需要，为了加强半导体层2和半导体层7与电 极层4和电极层5的密合性，在真空或者惰性气体环境中进行420°C、30分钟的热处理，从 而一系列的制造工序结束。此外，为了降低电极电阻(注意不是接触电阻)，也可以在电极 层4和电极层5上进一步层叠其它的金属膜(Pt、Au、Al等)。另外，在上述说明中，用相同 材料一次形成了电极层4和电极层5，但是也可以依次形成以使电极层4具有肖特基特性、 电极层5具有欧姆特性。[实验例]图5示出通过上述制造方法制造出的接合元件10的IV特性(台直径70 μ m)。此 外，图中纵轴表示电流的绝对值的对数。如图所示，在施加电压V = O -4[V]的期间，电 流值在测量器的检测界限以下而无法进行测量。从该情形确认出能够得到非常好的整流特 性。此外，当计算施加电压V= 士 4V时的整流比时，接合元件10的整流比达到大约12位。 该值比非专利文献1所记载的普通的Pn结二极管的整流比高2位以上。图6示出扩大测量区域来测量与图5相同的接合元件10的正向特性的结果，是将 纵轴设为电流密度并以线性轴绘制出的曲线图。如图所示，从施加电压V = 3V附近开始电 流上升，之后电流呈线性增大。当从近似直线处开始向外接出导通电压Vf时，导通电压Vf 是4. 3V。另外，当根据直线的斜率算出pn 二极管的导通电阻率RwS时，导通电阻率RonS是 O.SmQcm2。此外，该值与以往已知的导通电阻率RfflS相比也是非常低的值。另外，当着眼于电流密度时，接合元件10的电流密度与非专利文献1所记载的普 通的pn结二极管相比为1000倍以上的值。另外，施加电压是比非专利文献1所记载的普 通的Pn结二极管的偏置电压低2V的值。因此，本发明的第二实施方式的接合元件10用完 全不同的方法解决了非专利文献1所记载的普通的pn结二极管所存在的内部电阻较高、无 法实现大电流密度的问题。图7示出向与图5、6相同的接合元件10正向施加电压时的发光特性。在对普通 Wpn结二极管正向施加电压的情况下，少数载流子相互注入相对的传导区域，从而会观察到电子与空穴的重新结合所产生的发光。在金刚石Pn 二极管的情况下，在波长235nm处观 察到由激子产生的尖锐的发光和在波长300nm 700nm的区域观察到来自缺陷能级的大面 积的发光。与此相对地，在接合元件10中，如图7所示那样，即使注入大电流(电流密度 1800A/cm2)也没有观察到任何发光。这表示接合元件10是虽然具有pn结但是实际进行单 极性动作的半导体元件。[第三实施方式][接合元件的结构]在第二实施方式的接合元件中，为了容易获得欧姆接触而在作为第二半导体层的 半导体层3下设置了半导体层7。因此，在第二实施方式的接合元件中，主要由半导体层3 的电阻成分来规定正向动作时的电流密度。因此，在本实施方式中，通过将半导体层3与半 导体层7 —体化而将半导体层7设为第二半导体层，来降低第二半导体层的电阻，实现更大 的电流密度。下面，参照图8说明本发明的第三实施方式的接合元件的结构。图8是表示 本发明的第三实施方式的接合元件的结构的示意图。如图8所示，本发明的第三实施方式的接合元件20具备衬底6、形成在衬底6的整 个表面的第二导电型的半导体层7、形成在半导体层7的上部的第一导电型的半导体层2、 与半导体层2整流接触的电极层4以及与半导体层7欧姆接触的电极层5。在本实施方式 中，衬底6由通过高温高压合成制造出的单晶体金刚石Ib(OOl)衬底形成。半导体层7由 P+型的半导体形成。半导体层2由η型的金刚石半导体形成，杂质浓度低于半导体层7的 杂质浓度。此外，衬底6也可以是Ib以外的类型，另外，也可以是其它面取向的衬底，还可 以是多晶体衬底。如下示出半导体层2和半导体层7的杂质种类、杂质浓度、层厚的一例。(a)半导体层 2 :P (磷)、7X1016/cm3、0. 16μπι(b)半导体层 7 :B(硼)、5X1027cm3、5ym作为半导体层7，只要费米能级没有衰退为价带，则不仅可以使用呈现普通的ρ型 半导体的传导特性的半导体层，还可以使用呈现跳跃传导、杂质带传导的半导体层。在半导 体层7的费米能级衰退为价带的情况下，半导体层7呈现金属的传导特性而无法形成pn 二 极管。与此相对地，在半导体层7的费米能级没有衰退为价带的情况下，即使是跳跃传导、 杂质带传导也能够形成Pn 二极管。金刚石由于介电常数较低为5. 7(大致为硅的介电常 数的一半)，因此硼的受主能级较深为360meV。因而，硼浓度为5X 102°/cm3时的传导特性 呈现经由硼原子的跳跃传导，但是费米能级还没有衰退为价带。因此，在金刚石的情况下， 即使是硼浓度为5X 102°/cm3的高浓度的半导体层7也能够与半导体层2形成pn结。作为 电极层4、5，可以自由地选择各自适合的材料，也能够与上述实施方式同样地使用相同的材 料。作为相同电极材料的一例，能够例示钛(Ti)。钛对于半导体层7表现出良好的欧姆接 触，对于半导体层2表现出理想的整流性。[接合元件的制造方法]本发明的第三实施方式的接合元件20的制造方法除了形成半导体层3的工序以 外，与上述第二实施方式的接合元件10的制造方法相同，因此下面省略其说明。[实验例]图9示出通过上述制造方法制造出的接合元件20的IV特性(台直径70 μ m)。此 外，图中纵轴表示电流的绝对值的对数。如图所示可知，能够得到非常好的整流特性(在V
9=士4V时为12位以上)。另外，在反偏压达到6V为止都将漏电流抑制在10_13A以下，并且 在正偏压为3V时电流已经达到10_2A，实现了比第一实施方式的接合元件的电流(在正偏压 为3V时大约10_3A，参照图6)大大约1位的电流。并且，本接合元件20的导通电阻率RqnS 为0. ImQcm2以下，正偏压为4V时的电流密度J达到了 3200A/cm2。这样，根据本发明的第 三实施方式的接合元件20，整流比、导通电阻率以及电流密度都实现了超过第一实施方式 的接合元件的性能的值。[第四实施方式][接合元件的结构]接着，参照图10说明本发明的第四实施方式的接合元件的结构。图10是表示本 发明的第四实施方式的接合元件的结构的示意图。如图10所示，本发明的第四实施方式的接合元件30具备衬底9、在衬底9的表面 侧呈台状依次层叠的半导体层3和半导体层2、与半导体层2整流接触的电极层4以及与衬 底9的背面侧欧姆接触的电极层5。在本实施方式中，衬底9由通过高温高压合成制造出 的高浓度硼掺杂(200ppm)低电阻p+型单晶体金刚石IIb(OOl)衬底形成。半导体层3由ρ 型的金刚石半导体形成，杂质浓度低于衬底9的杂质浓度。半导体层2由η型的金刚石半 导体形成，杂质浓度低于半导体层3的杂质浓度。此外，衬底9如果是低电阻则也可以是其 它类型，另外，也可以是其它面取向的衬底，还可以是低电阻的多晶体衬底。另外，也可以在 衬底9与半导体层3之间插入ρ+型的外延层。另外，也可以通过将半导体层3与衬底9 一 体化来将衬底9自身设为本发明所涉及的第二半导体层。[接合元件的制造方法]接着，参照图11说明本发明的第四实施方式的接合元件30的制造方法。图11是 表示本发明的第四实施方式的接合元件30的制造方法的流程的截面工序图。在制造接合元件30时，首先如图11的(a)所示那样使用公知的微波等离子体CVD 法或者热丝CVD法，在用硝酸和硫酸的混合酸等充分清洗后的高浓度硼掺杂低电阻ρ+型单 晶体金刚石IIb(OOl)衬底9的表面依次同质外延生长半导体层3和半导体层2。接着，如 图11的(b)所示，在使用光刻/真空蒸镀/剥离法在半导体层2的表面形成金属掩模8之 后，将金属掩模8作为蚀刻掩模，利用电感耦合型等离子体蚀刻(ICP)法或者反应离子蚀刻 (RIE)法进行蚀刻直到衬底9的表面露出为止，由此形成如图11的(c)所示那样形成具有 半导体层3和半导体层2的台结构。此外，也可以不使用金属掩模8而使用光致抗蚀剂掩 模来简化工序。接着，用硫酸和过氧化氢水的混合液等剥离金属掩模8，用硝酸和硫酸的混合酸等 充分清洗衬底9。接着，如图11的(d)所示那样，在使用光刻/真空蒸镀/剥离法或者真空 蒸镀/光刻/蚀刻法在半导体层2的表面形成了期望形状的电极层4之后，在衬底9的整 个背面通过真空蒸镀进行成膜来形成电极层5。最后根据需要，为了加强半导体层2和衬底 9与电极层4和电极层5的密合性，而在真空或者惰性气体环境中进行420°C、30分钟的热 处理，从而一系列的制造工序结束。此外，在本实施方式中，依次形成了电极层4和电极层 5，但是也可以用相同的材料一次形成电极层4和电极层5。[实验例]在测量利用上述制造方法制造出的接合元件30的电特性时，与第一实施方式的接合元件1同样地能够得到良好的整流特性。另外，在详细分析其正向特性时得出导通电 阻率‘S为0. 5m Ω cm2,电流密度J为4000A/cm2，能够得到超过第一实施方式的接合元件1 的性能。上述第二实施方式的接合元件10是将电极层5配置在衬底6的表面侧的结构，因 此无法有效利用衬底6的表面。另外，由于是从电极层5流入的电流经由半导体层7平行 于衬底表面进行传导的结构，因此电极层5的接触电阻和半导体层7的电阻成分变高。与 此相对地，在本实施方式中，由于将电极层5配置在衬底9的背面侧，因此能够有效利用衬 底6的表面。另外，由于从电极层5流入的电流与衬底9和pn结垂直并且均勻地侵入到衬 底9和pn结，因此能够防止电极层5的接触电阻、衬底9的电阻成分变高。[第五实施方式][接合元件的结构]接着，参照图12说明本发明的第五实施方式的接合元件的结构。图12是表示本 发明的第五实施方式的接合元件的结构的示意图。如图12所示，本发明的第五实施方式的接合元件40具备第一导电型的衬底11、形 成在衬底11的整个表面的第一导电型的半导体层12、在半导体层12的上部呈台状形成的 与第一导电型不同的第二导电型的半导体层13、与半导体层13整流接触的电极层4以及与 半导体层11欧姆接触的电极层5。在本实施方式中，衬底11由通过升华法形成的N(氮) 高掺杂低电阻n+型单晶体4H-SiC衬底(电阻率15m Ω cm)形成，在表面上具有倾斜8°的 (OOOl)Si面。半导体层12是氮高掺杂(Nd > IO18CnT3)η+型传导层，其厚度是0.5 μ m。半导 体层13由微量掺杂了受主能级与室温的热能相比足够深的杂质、例如硼(B)而得到的p—型 4H-SiC构成，厚度为0. 2 μ m，杂质浓度被设定成至少低于Na = 1016cm_3。此外，衬底11也可 以是其它多种形态，另外，面取向、倾斜角也不限定于上述情形。另外，如果衬底11质量高， 则也可以省略半导体层12而在衬底11上直接形成台状的半导体层13。作为形成电极层4的材料，选择对于半导体层13形成较大的肖特基势垒的材料。 作为这种材料，能够例示钛(Ti)、镍(Ni)、钼(Mo)、钨(W)、钽(Ta)等、由包含这些元素的两 种以上的元素构成的合金、这些元素的碳化物、氮化物以及硅化物。用于良好地形成两个电 极的要点在于进行材料设计并优化成膜条件使得电极层5的接触电阻最小。这样得到的电 极对于电极层4也自动优化，在电极层4中呈现非常好的整流性。作为形成电极层5的材 料，选择能够对衬底11实现低电阻的欧姆接触的材料。作为这种材料，通过对M蒸镀膜进 行热处理而形成的Ni2Si膜最为合适，但是不限定于此，也能够使用钴(Co)、Ta、Ti、Mo的蒸 镀膜或者其热处理膜。[接合元件的制造方法]接着，参照图13说明本发明的第五实施方式的接合元件40的制造方法。图13是 表示本发明的第五实施方式的接合元件40的制造方法的流程的截面工序图。在制造接合元件40时，首先如图13的(a)所示那样，在使用公知的常压CVD法在 通过公知的RCA清洗法充分清洗后的衬底11的(0001) Si面的表面按顺序外延生长半导体 层12和半导体层13之后，对衬底11进行热氧化(此外，由于热氧化膜较薄，因此省略图 示)。接着，在使用SiO2常压CVD/光刻/干蚀刻法在半导体层13的表面形成膜厚为1. 5 μ m 的SiO2掩模14之后，将SiO2掩模14作为蚀刻掩模，利用电感耦合型等离子体蚀刻(ICP) 法或者反应离子蚀刻(RIE)法进行蚀刻直到半导体层12 (或者衬底11)表面露出为止，由
11此形成如图13的(b)所示那样的半导体层I3的台结构。接着，通过用缓冲氢氟酸液轻微蚀刻衬底11除去衬底11的背面侧的热氧化膜来 使衬底11的衬底面露出，之后通过电子束蒸镀法在衬底11的整个背面进行成膜来形成大 约50nm的Ni。然后，立即将衬底11在1000°C的高纯度氮环境下进行急速热处理，由此如 图13的(c)所示那样在衬底11的背面侧形成电极层5。接着，通过将衬底11浸入到缓冲 氢氟酸液中，来彻底地除去SiO2掩模14和形成在其下面的较薄的热氧化膜，使台状的衬底 表面露出。最后如图13的(d)所示那样，使用光刻/真空蒸镀/剥离法或者真空蒸镀/光 刻/蚀刻法，在半导体层13的表面形成期望形状的电极层4，从而一系列的制造工序结束。[实验例]在测量通过上述制造方法制造出的接合元件40的电特性时，与金刚石半导体装 置同样地能够得到与普通的SiC-pn 二极管相比非常低的导通电阻和大电流密度。以上，针对应用了由本发明人们完成的发明的实施方式进行了说明，但是本发明 并不限定于由本实施方式形成本发明的公开的一部分的记述和附图。例如，在上述实施方 式中，设半导体层2和半导体层3是相同的半导体材料，但是本发明所涉及的接合元件虽然 存在一定的限制，但是即使在由不同的半导体材料形成pn结的异质结pn 二极管中也能够 发挥同样的效果。即，在形成异质结的两个半导体材料中禁带宽度较窄的半导体材料形成 半导体层2的情况下，通过应用本发明能够实现大电流密度和低导通电阻。但是，本发明对 于相反的结构不产生效果。这样，根据本实施方式，由本领域技术人员等完成的其它实施方 式、实施例以及应用技术等当然都包含在本发明的范畴内。产业上的可利用性根据本发明，能够提供一种能够使高密度的电流流过的半导体装置。
权利要求
一种半导体装置，其特征在于，具备第一导电型的第一半导体层，其具有第一杂质浓度的杂质；第二导电型的第二半导体层，其导电型与上述第一导电型不同，与上述第一半导体层相接合，具有高于上述第一杂质浓度的第二杂质浓度的杂质；第一电极，其与上述第一半导体层整流接触；以及第二电极，其与上述第二半导体层欧姆接触。
2.一种半导体装置，其特征在于，具备 衬底；第二导电型的第二半导体层，其被配设在上述衬底的整个表面，具有第二杂质浓度的 杂质；第一导电型的第一半导体层，其导电型与上述第二导电型不同，呈台状层叠在上述第 二半导体层的表面，具有低于上述第二杂质浓度的第一杂质浓度的杂质； 第一电极，其与上述第一半导体层整流接触；以及 第二电极，其与上述第二半导体层欧姆接触。
3.一种半导体装置，其特征在于，具备 衬底；第二导电型的第三半导体层，其被配设在上述衬底的整个表面，具有第三杂质浓度的 杂质；呈台状依次层叠在上述第三半导体层的表面的第二导电型的第二半导体层和与第二 导电型不同的第一导电型的第一半导体层，该第二导电型的第二半导体层具有低于上述第 三杂质浓度的第二杂质浓度的杂质，该第一导电型的第一半导体层具有低于上述第二杂质 浓度的第一杂质浓度的杂质；第一电极，其与上述第一半导体层整流接触；以及 第二电极，其与上述第三半导体层欧姆接触。
4.一种半导体装置，其特征在于，具备 第二导电型的衬底，其具有第三杂质浓度的杂质；呈台状依次层叠在上述衬底的表面侧的第二导电型的第二半导体层和与第二导电型 不同的第一导电型的第一半导体层，该第二导电型的第二半导体层具有低于上述第三杂质 浓度的第二杂质浓度的杂质，该第一导电型的第一半导体层具有低于上述第二杂质浓度的 第一杂质浓度的杂质；第一电极，其与上述第一半导体层整流接触；以及 第二电极，其与上述衬底欧姆接触。
5.根据权利要求1至4中的任一项所述的半导体装置，其特征在于， 上述第一杂质浓度比上述第二杂质浓度至少低一位以上。
6.根据权利要求1至5中的任一项所述的半导体装置，其特征在于，上述第一半导体层的传导杂质的能级位于比与半导体装置的动作温度相对应的热激 发能更深的位置。
7.根据权利要求1至6中的任一项所述的半导体装置，其特征在于，在将热平衡状态下的上述第一电极的整流接触在第一半导体层形成的耗尽层的宽度设为Wsb、将热平衡状态下的第一半导体层与第二半导体层的双极性结在第一半导体层侧形 成的耗尽层的宽度设为Wpni时，上述第一半导体层的厚度Ll满足Ll ^ WSB+WPN1。
8.根据权利要求1至7中的任一项所述的半导体装置，其特征在于，构成为将从金刚石(C)、碳化硅(SiC)、氧化锌(ZnO)、氮化铝(AlN)以及氮化硼(BN)中 选择的一个作为主材料。
9.根据权利要求1至7中的任一项所述的半导体装置，其特征在于，该半导体装置以在常温以下的低温条件下进行动作为目的而制造出，该半导体装置将 碳化硅(SiC)、氮化镓(GaN)、砷化镓(GaAs)、硅(Si)以及锗(Ge)中的任一个作为主材料。
10.根据权利要求1至9中的任一项所述的半导体装置，其特征在于， 上述第一电极和上述第二电极由相同的电极材料形成。
11.根据权利要求1至10中的任一项所述的半导体装置，其特征在于，上述第一电极和/或上述第二电极由从钛(Ti)、铝(Al)、镍(Ni)、钼(Mo)、钨(W)、钽 (Ta)、钼(Pt)中选择的一种元素构成、或者由包含这些元素中的一种元素的两种以上的元 素构成的合金构成、或者由从这些元素的碳化物、氮化物以及硅化物中选择出的一种构成。
12.根据权利要求1至11中的任一项所述的半导体装置，其特征在于， 上述第一半导体层的禁带宽度小于上述第二半导体层的禁带宽度。
全文摘要
在该接合元件(1)中，通过在半导体层(2)内形成耗尽层，在正向施加电压时，存在于电极层(4)的电子无法移动到半导体层(2)。因此，半导体层(3)的大多数空穴不会与半导体层(2)内的传导电子重新结合而消失，而是扩散到半导体层(2)并且到达电极层(4)。由此，能够不受电阻值的影响，对空穴发挥良导体的作用，能够流过与由Si、SiC半导体形成的半导体元件相同或者其以上的电流。本发明能够适用于金刚石、氧化锌(ZnO)、氮化铝(AlN)、氮化硼(BN)等施主能级和受主能级中的至少一方位于与对应于动作温度的热激发能相比足够深的位置处的所有半导体材料。另外，即使是如硅(Si)、碳化硅(SiC)、氮化镓(GaN)、砷化镓(GaAs)、锗(Ge)等那样在室温下具有较浅的杂质能级的材料，在热激发能变得足够低的低温条件下使其进行动作时也能够应用本发明。
文档编号H01L29/41GK101981702SQ20098011074
公开日2011年2月23日 申请日期2009年2月27日 优先权日2008年3月26日
发明者加藤宙光, 大串秀世, 小仓政彦, 山崎聪, 德田规夫, 桐谷范彦, 牧野俊晴, 谷本智 申请人:日产自动车株式会社