专利名称：降低半导体外延内记忆效应的方法
降低半导体外延内记忆效应的方法本发明涉及降低半导体材料的外延生长过程中的记忆效应的方法，和更特别地涉 及化学气相沉积方法，其中所述方法利用气体混合物吹扫外延生长反应之间的反应腔室， 并提供半导体电性能的改进再现性。外延常用于半导体工业上，和尤其用于制造硅基半导体材料中。在CVD外延中，典 型地使用化学气相沉积(CVD)方法，该方法包括传输前体气体到含有基底的生长或反应腔 室(其中选择所述基底以确定所得CVD膜的晶体结构)，沉积/吸附反应物在基底表面上， 和解吸副产物，所述副产物被传输至耗尽。另外，在生长工艺过程中，可采用杂质掺杂外延 层，以便控制该层的电性能。可由在SiC基底上外延生长的η-和ρ-掺杂的SiC的连续层， 构造碳化硅(SiC)半导体器件。掺杂剂类型和浓度常常用字母“η”或“ρ”表示，它们分别 是指生成电子或空穴的杂质，和借助“ + ”或“_”分别是指高和低的掺杂剂浓度。高浓度的 范围典型地为 5 X IO17CnT3-IX 102°cnT3，而低浓度范围为 5 X IO1W-5 X IO1W30 在 SiC、Si 或SiGe CVD方法中所使用的典型掺杂剂包括硼(前体气体IH6或BCl3)，磷(前体气体PH3 或(CH3)3P),和招(前体气体(CH3)3Al)和砷(AsH3)。用于SiC CVD方法的典型的气态前体包括硅烷(RxSiH(4_x)或RxSiCl(4_x)，其中R可 以是H或烃)和烃(CH4，C3H8)。用于硅CVD方法的典型的气态前体是硅烷(HxSiH(4_x)或 HxSiCl (4_x))。在GaAs CVD方法中使用的典型掺杂剂是硅烷(HxSiH(4_x)或HxSiCl(4_x))，有机-锌 化合物，或含碳气体(CH4，CCl4)，和典型的气态前体是三甲基镓和砷。在GaN CVD方法中所使用的典型掺杂剂是硅烷(HxSiH(4_x)或HxSiCl (4_x))，有机-镁 化合物，或含碳气体(CH4，CCl4)，和典型的气态前体是三甲基镓，氮和/或氨。然而，在生长反应过程中，部分反应的前体和/或掺杂剂气体可能临时捕获在低 流动区域内或者反应腔室内的多孔材料中。另外，辅助沉积物可能在含掺杂剂的反应池壁 上形成。潜在释放和/或气化部分反应的前体和辅助沉积物可导致外延层电性能的不可再 现性。这一现象常常称为“记忆效应”。例如，当使用三甲基铝(TMAl)掺杂剂生长ρ-型碳 化硅时，它可扩散到含石墨材料的CVD真空腔室的反应区内。含铝的SiC也在反应池壁上 形成。随着时间流逝在反应腔室内循环该方法将蒸发沉积物并吸引“捕获”的铝掺杂剂返回 到反应区内，在此它然后可掺入到新形成的外延层内。在新掺杂的膜是η-型膜的情况下， 这是非所需的，因为来自辅助SiC沉积物的残留的ρ-型杂质也将掺杂SiC，从而有效地抵消 η-型掺杂剂的电效应，即该腔室已经“记忆”前一 P-型生长工艺。由于难以预期记忆效应现象和返回到该工艺内的TMAl掺杂剂的量，因此该效应 导致在外延层内掺杂浓度的不可再现性。尽管机械清洁或更换污染的CVD感受器部件是可能的解决方法，但成本高，且对 于连续多层生长例如Ρ+/Ρ-结构来说是不实际的。已进行了其他尝试，以最小化在SiC外延内的记忆效应。例如，在ρ-型SiC外延 生长步骤之后，用低浓度的η-型SiC涂布腔室。参见Bernd Thomas等人，“Advances in 4H_SiC Homoepitaxy forProduction and Development of Power Devices，，，Mater. Res.Soc. Symp. Proc. Vol. 911，2006。这一方法在用辅助ρ-型SiC覆盖/浸渍的反应区的区域 上形成膜涂层并防止在随后的外延工艺中传输P-型杂质。然而，尽管这一方法降低记忆效 应，但它低效且成本高，因为它可导致反应区组分过早降解和早期形成过多的粒状污染物。因此，本领域需要降低在半导体材料的外延生长过程中发生的记忆效应的方法， 该方法提供具有良好电性能再现性的半导体器件结构的成功外延CVD生长。通过使用包含氢气和含卤素的气体的气体混合物，在外延生长反应之间冲刷CVD 反应腔室，提供降低或消除在外延生长过程中可能出现的记忆效应，本发明的实施方案得 以满足上述需求。这一方法有效地消除来自反应腔室的残留掺杂剂源。使用该方法，成功 地生长具有良好再现性的硅基结构，例如n+SiC/n-SiC/p+SiC外延结构。也可使用该方法， 在含&C、GaN, GaAs和SiGe的半导体材料的外延生长中，改进再现性。根据本发明的一个方面，提供降低在半导体材料的外延生长过程中的记忆效应的 方法，该方法包括提供反应腔室；提供半导体基底，提供一种或多种前体气体；在反应腔室 内进行掺杂的半导体材料的外延CVD生长，形成第一层；用包含氢气和含卤素的气体的气 体混合物冲刷反应腔室，和在反应腔室内进行第二掺杂的半导体材料的外延CVD生长，形 成第一层。在冲刷工艺过程中，半导体基底可保持在该腔室内，或者在冲刷工艺之前，可取出 它。或者，在冲刷工艺之前，可取出半导体基底(在其上具有第一层)，和在第二层的外延生 长的冲刷工艺之后，提供新的半导体基底。在约450°C -1800°C的温度下，更优选在约1000°C -1600°C或更大的温度下，和最 优选在约1300°C -1600°C的温度下冲刷反应腔室。含卤素的气体可选自HCl、Cl2、F2、CF4、ClFJP HBr。在本发明的另一实施方案中，该方法包括提供反应腔室；提供半导体基底，提供一 种或多种前体气体；进行η-掺杂的SiC层的外延CVD生长，进行ρ-掺杂的SiC层的外延CVD 生长；取出在其上具有层的基底，用包含氢气和含卤素的气体的气体混合物冲刷该腔室，将 在其上具有层的基底放回到腔室内；提供一种或多种前体气体；在反应腔室内进行η-掺杂 的SiC层掺杂的半导体材料的外延CVD生长，和在反应腔室内进行ρ-掺杂的SiC层掺杂的 半导体材料的外延CVD生长。在本发明的另一实施方案中，该方法包括提供反应腔室；提供半导体基底，提供一 种或多种前体气体；在反应腔室内进行第一 P-掺杂的SiC层的外延CVD生长；用包含氢气 和含卤素的气体的气体混合物冲刷该反应腔室，和进行掺杂剂浓度比第一 P-掺杂的SiC层 低的第二 P-掺杂的SiC层的外延CVD生长。以上所述的方法可应用到含两层或更多层外延层的SiC、GaAs, GaN或SiGe结构 上。该方法也可应用到其中基底和外延层包括基本上相同材料(同质外延)或不同材料 (异质外延)的结构上。在其中通过该方法形成SiC基底结构的实施方案中，可在含CVD生长的外延层的 基底上形成SiC半导体器件。因此，本发明的特征是提供在半导体材料的外延生长过程中降低记忆效应的方 法。根据下述详细说明，附图和所附的权利要求书，本发明的这些和其他特征与优点将变得 显而易见。
图1是阐述根据本发明的一个实施方案形成的在p+SiC外延CVD层内铝的浓度的图表。图2是阐述在n-SiC外延CVD形成层内铝浓度的图表；和图3是阐述在n-SiC外延CVD形成层内氮浓度的图表。相对于现有技术的外延生长方法，本发明方法的实施方案提供数个优点。我们 预料不到地发现，可通过在外延生长工艺之间引入高温气体冲刷，抑制在SiC内来自残留 P-型杂质的非所需的掺杂，从而允许可反复的连续生长p-n结构。还预料不到地发现，在没 有显著地除去来自反应区的辅助沉积物的情况下，消除记忆效应。在本发明用于CVD SiC外延的优选实施方案中，化学气相沉积反应腔室内的温度 维持在约1550-1650°C和压力为约100-150mbar。在该方法中使用的合适的硅源气体包括 二氯硅烷和三氯硅烷。碳源气体可包括丙烷。载体气体可包括氢气。η-掺杂剂气体可包括 氮气，和P-掺杂剂气体可包括三甲基铝。在本发明方法的一个实施方案中，在形成ρ-掺杂的外延层之后，用氢气和含卤素 的气体的混合物冲刷反应腔室。含卤素的气体可包括HCl、C12、F2、CF4、ClF3或HBr，和优选 使用浓度为约0.001% -50%，更优选约0.05% -20%，和最优选约0. -10%。然而，应 当理解，含卤素的气体的量可随反应腔室的大小和表面积而变化。在优选的实施方案中，混 合物包括约60slm的氢气和IOOsccm的HCl。“冲刷”是指在不存在主要的前体物质，即不包括沉积物质情况下，使气体混合物 穿过腔室。在冲刷之后，然后可生长另一 η-掺杂的外延层或ρ-掺杂的外延层。任何η-型 或P-型层的目标掺杂剂浓度优选约5 X IO13CnT3-I X IO19Cm-30在该方法的另一实施方案中，生长第一 ρ-掺杂的外延层，借助用氢气/含卤素的 气体混合物冲刷，然后生长第二 P-掺杂的外延层，其中第二 P-掺杂层的掺杂剂的浓度低于 第一层。在这一实施方案中，第一P-掺杂层的掺杂剂浓度为约IX IO16CnT3-IX 1019cm_3，和第 二 P-掺杂层的掺杂剂浓度为约5 X IO13CnT3-I X 1017cm_3。使用氢气/含卤素的冲刷气体混 合物有效地在反应腔室内从前一外延生长工艺中除去残留杂质且显著降低记忆效应。连续 的η和ρ层或连续的ρ+/ρ-层的掺杂浓度可反复，只要在每一次连续的外延工艺之间冲刷 CVD反应腔室即可。可使用该方法生长各种多层SiC器件结构，例如PiN 二极管，MESFETS， 双极性结型晶体管和类似物。应当理解，在其中SiC外延结构要求生长顺序的情况下，在其中改变掺杂剂载体 类型，即P-n的情况下，或者在其中期望第三层，例如n-p-n的情况下，可在每一次生长工艺 之后进行冲刷。注意，在其中在冲刷工艺过程中在基底保持在腔室内的情况下，冲刷步骤可 导致一部分前面的生长层蚀刻。因此，为了获得所需的P-层厚度，该层应当最初生长到包 括额外边界(margin)厚度的厚度，所述额外边界的厚度可在冲刷过程中被蚀刻掉，以便实 现所需的最终厚度。可使用这一相同的技术生长多层P-型层，其中每一连续层具有较低的 掺杂剂浓度。为了更容易理解本发明，参考下述实施例，这些实施例拟阐述本发明，而不是限制 本发明的范围。实施例1在多晶片行星式运动感应加热的CVD反应腔室内，在下述工艺条件下进行SiC外延生长工艺。
权利要求
1.一种降低在半导体材料的外延生长过程中的记忆效应的方法，该方法包括 提供反应腔室；提供半导体基底； 提供一种或多种前体气体；在所述反应腔室内进行掺杂的半导体材料的外延CVD生长，形成第一层； 用包含氢气和含卤素的气体的气体混合物冲刷所述反应腔室；和 在所述反应腔室内进行掺杂的半导体材料的外延CVD生长，形成第二层。
2.权利要求1的方法，其中在约450°C-1800°C的温度下冲刷所述反应腔室。
3.权利要求1的方法，其中在约1300°C-1600°C的温度下冲刷所述反应腔室。
4.权利要求1的方法，其中所述半导体材料选自SiC、GaN、GaAs和SiGe。
5.权利要求1的方法，其中所述卤化气体选自HCl、Cl2、F2、CF4、ClF3和HBr。
6.权利要求1的方法，其中在所述冲刷工艺过程中，所述半导体基底保持在所述腔室内。
7.权利要求1的方法，其中在所述冲刷工艺之前，从所述腔室中取出所述半导体基底， 和在所述冲刷工艺之后更换。
8.权利要求1的方法，其中在所述冲刷工艺之前，从所述腔室中取出所述半导体基底， 和在所述冲刷工艺之后用新的半导体基底替换。
9.权利要求1的方法，其中所述掺杂的半导体材料的第一层包括η-掺杂的SiC和所述 掺杂的半导体材料的第二层包括P-掺杂的Sic。
10.权利要求1的方法，其中所述掺杂的半导体材料的第一层包括P-掺杂的SiC和所 述掺杂的半导体材料的第二层包括掺杂剂浓度低于所述第一层的P-掺杂的Sic。
11.权利要求1的方法，其中所述含卤素的气体的浓度为约0.1-10%。
12.通过权利要求1的方法在结构上形成的碳化硅半导体器件。
全文摘要
提供在外延生长工艺过程中降低记忆效应的方法，其中使用含氢气和含卤素的气体的气体混合物在生长步骤之间冲刷CVD反应腔室。
文档编号H01L21/205GK102057078SQ200980120374
公开日2011年5月11日 申请日期2009年5月29日 优先权日2008年6月4日
发明者M·罗伯达 申请人:陶氏康宁公司