专利名称：预先模铸成形且封装黏着的多晶粒半导体封装的制作方法
技术领域：
本申请大体而言涉及半导体装置及用于制造该装置的方法。更特别地，本申请描述了含有多个晶粒的半导体封装及用于制造该封装的方法。
背景技术：
半导体封装在本领域中是公知的。通常，所述封装可包括一或多个半导体装置 (诸如集成电路(“IC”)晶粒)，其可连接至在形成在引线框架中央的晶粒座。在一些情况下，接合引线(bond wire)将该IC晶粒电连接至一系列端子，所述端子充当与外部装置 (诸如，印刷电路板(PCB)的电连接。可使用囊封材料来覆盖所述接合引线、所述IC晶粒、所述端子和/或其它组件以形成所述半导体封装的外部。所述端子的一部分以及可能地所述晶粒座的一部分可自所述囊封材料暴露于外部。以此方式，可保护晶粒免受环境危险-诸如，潮湿、污染、腐蚀及机械冲击-同时电连接且机械连接至在所述半导体封装外部的预期
直ο在所述半导体封装形成后，其通常用于日渐增长的电子应用种类之中，诸如，磁盘驱动器、USB控制器、便携式计算机装置、移动电话等等。取决于晶粒及电子应用，所述半导体封装可高度微型化且可需要尽可能小。在许多情形下，每一半导体封装仅含有包含IC装置的单个晶粒。因此，每一半导体封装的功能性通常限于晶粒所含的特定IC装置的功能。
发明内容
本申请涉及含有多个晶粒的半导体封装及用于制造该封装的方法。所述半导体封装含有具有多个晶粒的引线框架且还含有连接所述晶粒的单个预先模铸成形的夹件 (clip)。所述预先模铸成形的夹件将源极晶粒及栅极晶粒的焊接座经由间隙部连接至所述引线框架的源极及栅极。所述晶粒上及所述间隙部上的所述焊接座提供大体上平坦的表面，所述预先模铸成形的夹件附着至所述表面。当与引线接合(wirebonded)连接相比时， 该配置增加互连的横截面积，由此改善所述半导体封装的电性能(导通电阻(RDSon))及热性能。相对于使用引线接合连接的类似半导体封装而言，该配置还降低了成本。
可根据附图更好地理解下面的描述，其中图1示出了用于制造半导体封装的面板化预先模铸成形的夹件的一些实施例；图2示出了用于制造半导体封装的面板化模铸成形的夹件的一些实施例；图3和图4分别示出了用于半导体封装中的预先模铸成形的夹件的一些实施例的俯视图及仰视图；以及图5示出了用于半导体封装中的引线框架的一些实施例以及间隙部特征结构的特写；图6A和图6B示出了一些实施例中的间隙部特征结构与传统顶层特征结构之间的比较；图7示出了具有用于半导体封装中的具有多个晶粒的引线框架的一些实施例；图8示出了涂覆至晶粒及间隙部的焊膏的一些实施例图9示出了可用于半导体封装中的预先模铸成形的夹件的一些实施例；图10示出了可用于半导体封装中的引线接合的一些实施例；图11和图12示出了经囊封的半导体封装的一些实施例。所述附图示出了含有多个晶粒的半导体封装及用于制造所述封装的方法的特定方面。各附图与下面的描述一起说明并解释所述方法的原理及由此方法产生的结构。在附图中，为了清楚起见，放大了层及区域的厚度。还应理解，当一层、组件或基板被称为在另一层、组件或基板“上”时，其可直接在所述另一层、组件或基板上，或还可存在介入层。不同附图中的相同附图标记表示相同组件，且因此将不重复其描述。
具体实施例方式下文的描述提供了特定细节以便提供彻底理解。然而，本领域普通技术人员将理解可在不使用所述特定细节的情况下实施并使用所述半导体封装及使用该封装的相关联方法。实际上，所述装置及相关联方法可通过修改所示出的装置及相关联方法而投入实践并且可结合传统的用于该工业中的任何其它设备及技术来使用。举例而言，虽然下文描述着重于用于制造IC工业中的半导体装置的方法，但其可用于且适用于其它电子装置，如光电装置、太阳能电池、微电子机械系统(MEMS)结构、照明控制器、电源及放大器。含有由预先模铸成形的夹件连接的多个晶粒的半导体封装及用于制造该封装的方法的一些实施例展示于附图中。在一些实施例中，该半导体装置以四方、扁平无引线 (QFN)半导体封装的形式提供。在其它实施例中，该半导体装置以电源四方、扁平无引线 (PQFN)半导体封装的形式提供。该半导体封装可使用任意提供在此说明和描述的结构的方法制造。在一些实施例中，用于制造半导体封装的方法提供用于产生预先模铸成形的夹件的第一引线框架。如图1 所示，如本领域所公知，第一引线框架10通过金属冲压或蚀刻以产生框架12来制造，所述框架12含有具有期望形状的多个面板14，所述面板14由连杆16彼此连接。该引线框架 10可由本领域公知的任何导电材料制成，所述材料包括Cu、Cu合金、Ni-Pd，Ni-Pd-Au或其组合。在一些实施例中，该第一引线框架10包含Cu。图1描述了具有六个独立面板14的引线框架10。每对面板可与在所述面板之间的连杆16分离并且用作如在此所描述的预先模铸成形的夹件。因此，每一引框架10可用于制造3个预先模铸成形的夹件，其中每个夹件由一对面板14制成。引线框架10可以只有2个面板(以制造1个预先模铸成形的夹件)及可以具有所期望的多个面板(以制造一半数目的预先模铸成形的夹件)，只要引线框架的总尺寸适合于模铸成形设备。接着，如图2所示，引线框架10可由模铸成形材料18囊封。该模铸成形材料18 通过任意已知囊封工艺(包括灌封、转移模铸成形或注入)在所述面板的侧面及所述面板的部分底表面的周围形成。在图2中示出了含有所述面板14的得到的部分模铸成形的引线框架20。面板14在模铸成形的引线框架20内仍经由连杆16彼此连接。该模铸成形的引线框架20可接着分离为描绘于图3(俯视图)及图4(仰视图)
5中的单独的模铸成形的夹件引线框架25 (或预先模铸成形的夹件)。可使用本领域中已知的任何工艺执行此分离，包括冲切成形工艺或锯切成形工艺。在该工艺期间，移除连接面板 14的连杆16以使得仅保留面板14。在图4示出的一些实施例中，该囊封工艺仅覆盖该面板的部分下表面。未经囊封的所述面板的底部上的暴露表面将用作互连表面。接着，可提供半导体封装的引线框架(或基础引线框架)。在一些实施例中，如图 5所示，引线框架30具有3个部分(晶粒黏接焊盘或DAP) 34,36及38，所述晶粒将位于所述3个部分上。如本领域所公知，例如所述引线框架30可由金属冲压或蚀刻制造。引线框架30可由本领域已知的导电材料制成，该材料包括Cu、Cu合金、Ni-Pd, Ni-Pd-Au或其组合。在一些实施例中，引线框架30包含Cu。引线框架30可配置成最小化这些晶粒所需的顶层特征结构的长度，这些晶粒稍后将置放于引线框架30上。通过最小化该顶层特征结构的长度，可增加DAP的长度。在一些配置中，该顶层特征结构被配置成图5所述的折叠间隙部(folded standoff) 320虽然图 5示出了两个间隙部特征结构，但所述半导体封装可含有一个间隙部并且甚至可含有3个或3个以上间隙部特征结构。此特征结构的特写示出了间隙部32在垂直方向上自引线框架30的侧面延伸。该间隙部可具有与在此描述的其功能相符的任何长度及宽度。在一些实施例中，该间隙部可具有约40米的长度以及约5米的宽度。该间隙部可配置成相对于该引线框架或DAP的邻近边缘偏置或齐平。在其中该间隙部可配置成齐平的实施例在图5中被描绘为间隙部32。在其中该间隙部可配置成偏置的实施例在图5中被描绘为间隙部31。由该间隙部32添加的额外长度(相对于引线框架30的基座而言)取决于所述晶粒的厚度，因为间隙部32的上表面将大体上与将附着至DAP的晶粒的上表面齐平。在图6A和图6B中示出了间隙部特征结构与传统的顶层特征结构的比较。在图6A 的上部示出了一个常规的顶层特征并且所述常规的顶层特征包含向上延伸的短区段35及向引线框架的近区段延伸的长区段37。由于此常规的构造，该常规的顶层特征需要引线框架的一区段(通常为DAP)至下一区段之间的距离为约1. 195mm。然而，使用该折叠间隙部的构造允许该距离缩短至约0. 5mm。但是，在其它实施例中，该间隙部可由图6B中示出的阶梯特征结构39进行构造。如图7所示，一旦已形成具有DAP 34、36和38的引线框架30，则接着将晶粒42、 44和46设置到引线框架30上。在附图所示出的实施例中，使用三个晶粒。但在其它实施例中，可使用2个晶粒或甚至4个或4个以上晶粒。所述晶粒可为本领域公知的任何半导体晶粒，包括由硅或任何其它公知的半导电材料制成的晶粒。在一些实施例中，所述晶粒可含有本领域公知的任何IC装置。任何给定晶粒中的 IC装置可与任何其它晶粒中所使用的IC装置相同或不同。所述IC装置的一些非限制实例包括音频放大器、LD0、逻辑驱动器、信号交换器或其组合。在其它实施例中，所述晶粒还可含有分立器件。任何给定晶粒中的所述分立器件可与任何其它晶粒中所使用的分立器件相同或不同。可使用本领域公知的任何分立器件， 包括二极管及/或晶体管。所述分立器件的实例包括齐纳二极管(zener diode)、肖特基二极管(schot tky diode)、小信号二极管、双极结型晶体管(“BJT”)、金属氧化物半导体型场效晶体管(“M0SFET”)、绝缘栅极双极型晶体管(“ IGBT”)、绝缘栅极场效应管(“IGFET”) 或其组合。在一些实施例中，分立器件134包含MOSFET器件。在又一些其它实施例中，所述晶粒还可含有无源器件。任何给定晶粒中的所述无源器件可与任何其它晶粒中所使用的无源器件相同或不同。可使用本领域中已知的任何无源器件，包括电容器、电感器、电阻器、滤波器或其组合。在又一些其它实施例中，所述晶粒可含有IC装置、分立器件及无源器件的任何组合。举例而言，在所述附图示出的实施例中，晶粒42含有M0SFET，晶粒44含有M0SFET，且晶粒46含有控制IC装置。可使用任何已知工艺制造具有IC装置、无源器件及/或分立器件的晶粒。在一些实施例中，可分别地制造三个晶粒。但在其它实施例中，可大体上同时制造所有的晶粒。所述晶粒可利用任何已知工艺被附着至引线框架30。在一些实施例中，此工艺包括使用焊料凸块法的覆晶工艺，其可包括使用焊料凸块、球、栓及其组合以及焊膏，继之以固化及回流焊工艺。在其它实施例中，附着工艺包括使用导电粘着剂的覆晶工艺。该导电粘着剂可为例如导电环氧树脂、导电膜、可丝网印刷的焊膏或焊接材料，诸如含引线的焊料或无引线的焊料。接着，预先模铸成形的夹件25附着至所期望的晶粒(也就是，晶粒42及晶粒44)。 可使用本领域中已知的任何工艺进行此附着。在一些实施例中，附着工艺通过在将附着预先模铸成形的夹件的位置上提供任何已知焊膏50开始。因此，如图8所示，焊膏50提供于晶粒42、晶粒44的上表面及两个间隙部25的上表面上。可使用本领域中已知的任何方法提供焊膏50。预先模铸成形的夹件25的底表面接着使用焊膏50附着至所述晶粒。预先模铸成形的夹件25被附着以使得预先模铸成形的夹件25的底表面上的所暴露连接被连接至所述晶粒中所含的不同器件的期望部分。在一些实施例中，预先模铸成形的夹件25被附着至晶粒以使得晶粒42的源极经由所述引线框架电连接至晶粒44的漏极。在一些实施例中，该预先模铸成形的夹件可附着至所有3个晶粒。在上文描述的方法中，在引线框架30之前，制造预先模铸成形的夹件25。但是，在其它实施例中，可大体与引线框架30同时或甚至在引线框架30之后而非在其之前制造预先模铸成形的夹件25。夹件引线框架已附着至所期望晶粒之后的所得结构被在图9中示
出ο若需要，则可在不同晶粒之间及/或在晶粒与引线框架30之间进行额外连接。在一些实施例中，可通过本领域中公知的任意引线接合工艺进行该额外连接。作为引线接合的实例，晶粒的所期望部分可在晶粒的所期望位置上及引线框架的所期望位置上具备接触点。此后，自其它晶粒及/或引线框架30上的所期望连接点的接触点形成引线接合55以形成电连接。引线接合阳可由在本领域中公知的任意工艺并且由本领域中公知的任意导电材料(包括金或铜)形成。在图10中示出了已形成引线接合55之后的所得结构。接着，所得结构经囊封以形成完成的半导体封装100。如在图11中所示出的，所述晶粒、所述预先模铸成形的夹件25、引线接合55及引线框架30的大部分可囊封于本领域公知的任意模铸成形材料130中。图12描述了为了观看内部部件以透明材料进行的囊封。 在一些实施例中，模铸成形材料130可包含环氧树脂模铸成形化合物、热固性树脂、热塑性材料或灌封材料。在其它实施例中，棋铸成形材料包含环氧树脂模铸成形化合物。在该囊封工艺期间，引线框架30的特定侧面未经囊封，由此形成半导体封装100的端子105。由此工艺形成的半导体封装含有两个(或两个以上)晶粒，所述晶粒具有经由单个预先模铸成形的夹件彼此连接的装置。该预先模铸成形的夹件25通过使用在定位所述晶粒的引线框架上的间隙部保持大体上平坦。当与使用的传统的引线接合相比时，该预先模铸成形的夹件增加互连的横截面积。通过增加的横截面积，该半导体封装的电性能 (RDSon)及热效能得以改善。在一些组态中，一类型的传统半导体封装使用8根铜线连接所述晶粒。因为所述线其有约2米的直径，所以互连的横截面积为约25平方米。但将预先模铸成形的封装用于相同互连(但其有长度为约40米且宽度为约5米的折叠间隙部)提供约200平方米的横截面积，进而产生约700%的增加。除了任何前面所指示的修改外，本领域的普通技术人员可以设计许多其它变化及替代设置而不背离本说明书的精神与范畴，且所附的权利要求旨在覆盖这些修改和设置。 因此，虽然已在上文结合当前被视为最实用且较优先的内容以特定性及细节描述了信息， 但可进行包括但不限于形式、功能、操作方式及用途的许多修改而不背离本文中所阐述的原理及概念，这对于本领域普通技术人员而言是显而易见的。且，如本文中所使用的，示例意味着仅是说明性的并且不应该被认为以任何方式加以限制。
8
权利要求
1.一种半导体封装，其包含第一晶粒的底表面，所述第一晶粒的底表面连接至引线框架的上表面；第二晶粒的底表面，所述第二晶粒的底表面连接至所述引线框架的上表面；及预先模铸成形的夹件，其连接至所述第一晶粒的上表面、所述第二晶粒的上表面、且连接至形成于所述引线框架的上表面上的间隙部。
2.根据权利要求1所述的半导体封装，其特征在于，所述引线框架的所述上表面含有复数个间隙部，所述预先模铸成形的夹件的底表面连接至所述复数个间隙部。
3.根据权利要求2所述的半导体封装，其特征在于，所述间隙部形成于所述引线框架的栅极及源极引线柱上。
4.根据权利要求1所述的半导体封装，还进一步包含第三晶粒，其中所述第三晶粒的底表面连接至引线框架的上表面。
5.根据权利要求1所述的半导体封装，其特征在于，所述第三晶粒通过引线接合连接至所述第一晶粒及所述第二晶粒。
6.根据权利要求5所述的半导体封装，其特征在于，所述第一晶粒、所述第二晶粒、所述第三晶粒或这些晶粒的组合通过引线接合连接至所述引线框架。
7.根据权利要求1所述的半导体封装，还包含囊封所述第一晶粒、所述第二晶粒及所述预先模铸成形的夹件的模铸成形材料。
8.根据权利要求7所述的半导体封装，其特征在于，所述模铸成形材料还囊封所述引线框架，但除所述引线框架的侧面的一部分之外。
9.根据权利要求1所述的半导体封装，其特征在于，所述间隙部可具有折叠结构、偏置结构，或阶梯结构。
10.一种半导体封装，其包含第一晶粒的底表面，所述第一晶粒的底表面连接至引线框架的上表面；第二晶粒的底表面，所述第二晶粒的底表面连接至所述引线框架的上表面；及预先模铸成形的夹件，其连接至所述第一晶粒的上表面、所述第二晶粒的上表面、且连接至形成于所述引线框架的上表面上的复数个间隙部。
11.根据权利要求10所述的半导体封装，其特征在于，所述间隙部形成于所述引线框架的栅极及源极引线柱上。
12.根据权利要求10所述的半导体封装，还包含第三晶粒，其中所述第三晶粒的底表面连接至引线框架的上表面。
13.根据权利要求12所述的半导体封装，其特征在于，所述第三晶粒通过引线接合连接至所述第一晶粒及所述第二晶粒。
14.根据权利要求13所述的半导体封装，其特征在于，所述第一晶粒、所述第二晶粒、 所述第三晶粒或这些晶粒的组合通过引线接合连接至所述引线框架。
15.根据权利要求10所述的半导体封装，还包含囊封所述第一晶粒、所述第二晶粒及所述预先模铸成形的夹件的模铸成形材料。
16.根据权利要求15所述的半导体封装，其特征在于，所述模铸成形材料还囊封所述引线框架，但除作为所述半导体封装的端子的所述引线框架的侧面的一部分之外。
17.根据权利要求15所述的半导体封装，其特征在于，所述间隙部可具有折叠结构、偏置结构，或阶梯结构。
18.一种用于制造半导体封装的方法，其包含以下步骤 提供引线框架，所述引线框架具有含有隙部的上表面； 将第一晶粒的底表面连接至所述引线框架的上表面； 将第二晶粒的底表面连接至所述引线框架的上表面；及将预先模铸成形的夹件连接至所述第一晶粒的上表面、所述第二晶粒的上表面、且连接至所述间隙部。
19.根据权利要求18所述的方法，其特征在于，所述引线框架的所述上表面含有复数个间隙部，所述预先模铸成形的夹件的底表面连接至所述复数个间隙部。
20.根据权利要求18所述的方法，其进一步包含以下步骤将第三晶粒的底表面连接至引线框架的上表面。
21.根据权利要求20所述的方法，其进一步包含以下步骤通过引线接合将所述第三晶粒连接至所述第一晶粒及所述第二晶粒。
22.根据权利要求18所述的方法，其进一步包含以下步骤提供一模铸成形材料以囊封所述第一晶粒、所述第二晶粒、及所述预先模铸成形的封装。
23.根据权利要求18所述的方法，其特征在于，所述模铸成形材料还囊封所述引线框架，但除作为所述半导体封装的端子的所述引线框架的侧面的一部分之外。
24.根据权利要求18所述的方法，其特征在于，所述间隙部可具有折叠结构、偏置结构，或阶梯结构。
25.一种用于制造半导体封装的方法，其包含以下步骤 提供引线框架，所述引线框架具有含有间隙部的上表面；将第一晶粒的底表面连接至所述引线框架的上表面以使得所述第一晶粒的上表面大体上与所述间隙部齐平；将第二晶粒的底表面连接至所述引线框架的上表面以使得所述第二晶粒的上表面大体上与所述间隙部齐平；由独立引线框架形成预先模铸成形的夹件；将所述预先棋铸成形的夹件连接至所述第一晶粒的上表面、所述第二晶粒的上表面、 且连接至所述间隙部；及提供模铸成形材料以囊封所述第一晶粒、所述第二晶粒、所述预先模铸成形的夹件及所述引线框架，但除作为所述半导体封装的端子的所述引线框架的侧面的一部分之外。
全文摘要
本发明描述了含有多个晶粒的半导体封装及用于制造该封装的方法。所述半导体封装含有具有多个晶粒的引线框架且还含有连接所述晶粒的单个预先模铸成形的夹件。所述预先模铸成形的夹件将源极晶粒及栅极晶粒的焊接座经由间隙部连接至所述引线框架的源极和栅极。所述晶粒上及所述间隙部上的所述焊接座提供大体上平坦的表面，所述预先模铸成形的夹件附着至所述表面。当与引线接合连接相比时，该配置增加互连的横截面积，由此改善了所述半导体封装的电性能(RDSon)及热性能。相对于使用引线接合连接的类似半导体封装而言，该配置还降低了成本。本发明还描述了其它实施例。
文档编号H01L23/495GK102217062SQ200980141793
公开日2011年10月12日 申请日期2009年10月22日 优先权日2008年10月31日
发明者阿尔曼德·文森特·C.·叶雷萨 申请人:仙童半导体公司