专利名称：背照式cmos图像传感器的制作方法
技术领域：
本发明一般涉及用于数字照相机及其它类型的图像捕获装置的图像传感器，更具体涉及背照式图像传感器。背景电子图像传感器利用将入射光转换成电信号的感光光电检测器来捕获图像。图像传感器大体上可被分为前照式图像传感器或背照式图像传感器。根据先前技术，
图1为前照式图像传感器的简化图示。图像传感器100包括被形成于传感器层108和电路层110内的像素102、104、106。光电检测器112、114、116被形成于传感器层108中。诸如栅极与连接器的导电互连部118、120、122被形成于电路层110中。不幸地，导电性互连部118、120、122及与电路层110相关的各种其它特征在光电检测器112、114、116上方的定位不利地影响到图像传感器100的充填因子及量子效率。这是由于来自一主场景的光IM在其被光电检测器112、114、116检测到之前必须穿过电路层 110。背照式图像传感器藉由构造该图像传感器使得该来自主场景的光入射在传感器层的背侧而解决充填因子及量子效率的问题。传感器层108的该“前侧” 1 被常规地称为该传感器层108与电路层110邻接的面，而该“背侧” 1 为传感器层108与前侧1 相反的面。根据先前技术，图2为背照式图像传感器的简化示图。电路层110可被设置于支承衬底202与传感器层108之间。此允许光IM照射在传感器层108的背侧128，在该处光 124被光电检测器112、114、116检测到。光电检测器112、114、116对光的检测不再受该金属化水平互连及电路层110的其它特征的影响。然而，背照式图像传感器存在一组新的挑战。在传感器层108与绝缘层206之间的界面204可生产高水平的暗电流及量子效率损失，特别是在蓝光光谱中。这是由于背侧 128的经蚀刻硅表面处悬挂键的存在。此外，在制造图像传感器200的过程中，用于钝化界面204的常规的钝化技术会受到后续处理步骤不利的影响。图3描绘沿图2的线A-A'的界面204的例示性的掺杂分布。常规的背照式图像传感器被构造为η型金属一氧化物一半导体(NMOQ图像传感器。由此，该η掺杂光电检测器被形成于掺杂有一种或多种P型掺杂剂的阱或层中。线300描绘在对图像传感器200执行随后的互补金属氧化物半导体(CM0Q制造步骤之前在界面204处的硼掺杂剂(ρ型)的掺杂分布，同时线302示出在该随后的CMOS制造步骤进行之后在界面204处的硼的掺杂分布。如图3所示，在随后的CMOS制造步骤中，该硼掺杂剂从传感器层108扩散出并进入绝缘层206。此扩散在界面204的该传感器层侧的掺杂分布304中产生下降。该掺杂分布的下降会产生不希望有的静电电位阱，该静电电位阱在界面204处俘获光感应电荷载流子。用更慢扩散P型掺杂剂(比如铟)替代硼可降低处理过程中的该热扩散，但是铟会增加该图像传感器中的暗场亮点缺陷的数量。相应地，需要用于形成背照式图像传感器的改进处理技术。
发明内容
简要地概述，依照本发明的一个方面，背照式图像传感器包括设置于绝缘层与电连接至该传感器层的电路层之间的传感器层。包括多个像素的成像区域在该传感器层中形成，其中每一个像素具有掺杂有一种或多种P型掺杂剂的光电检测器。在依照本发明的一个实施例中，掺杂有一种或多种η型掺杂剂的阱横跨该成像区域，且设置在光电检测器与该传感器层的背面之间。在依照本发明的另一个实施例中，该阱为掩埋阱，且P型掺杂区域在该光电检测器与该掩埋阱之间产生。掺杂有η型掺杂剂的一个或多个附加的侧阱可毗邻每一个光电检测器横向地形成。位于该阱或掩埋阱中的η型掺杂剂或多种η型掺杂剂具有偏析系数，其可使得该 η型掺杂剂积聚于该传感器层的背侧与该绝缘层之间的界面的该传感器层侧。该η型掺杂剂或多种η型掺杂剂的积聚使得该传感器层与该绝缘层之间的界面钝化，并防止静电电位阱在该界面处形成。此外，该阱或掩埋阱可相对于接地被偏置预定电位的偏压，用于驱动光生电荷进入该传感器层中最近的各个光电检测器。该阱或掩埋阱还可包含掺杂梯度，其将该光生电荷导入该传感器层中的该最近的各个光电检测器中。而最后，一个或多个有源电子组件可被设置于每一个像素内的该传感器层中，而被电连接至该成像区域的电子电路则被设置于该成像区域外。本发明的有利影响由于偏析，该阱或掩埋阱中的η型掺杂剂积聚于该传感器层的背侧与该绝缘层之间的界面的该传感器层侧，同时该界面的传感器层侧中的P型掺杂剂减少。于该界面处的 η型掺杂剂的增加的浓度及该ρ型掺杂剂的减少的浓度的结合可防止该界面的传感器层侧的电位阱的形成。该阱或掩埋阱的掺杂可发生在该浅槽隔离区的热氧化之后。这样可可使该阱或掩埋阱中的掺杂剂的热扩散最少。此外，在该制造过程中，被俘获于该传感器层与该绝缘层之间的界面处的任一光生电荷在PMOS图像传感器中通常为正。正电荷导引该光生电荷朝向该光电检测器，并顺利地钝化该界面。附图简述结合附图并参照本发明的下列详细说明，本发明的上述及其它的目的、特征及优点将变成更加显而易见，其中图1为依照先前技术的前侧照明图像传感器的简化横截面示意图；图2为依照先前技术的背照式图像传感器的简化横截面示意图；图3绘示沿图2的线A-A'的界面204的示例性掺杂分布；图4为依照本发明的实施例的图像捕获装置的简化框图；图5为在一依照本发明的实施例的图4中所示的图像传感器406的简化框图；图6(A)至6(C)为用于说明依照本发明的实施例中的制造图像传感器的的方法的图像传感器的一部分的简化横截面图；图7为在依照本发明的实施例中的图像传感器406的一部分沿图5的线B-B'的横截面图；图8为在依照本发明的实施例中的第一像素结构的横截面图；图9描绘在依照本发明的实施例中沿图8的线C-C'的界面704的例示性的掺杂分布；
图10为在依照本发明的实施例中沿图8的线C-C'的界面704的替代例示性的掺杂分布的示意图；图11为在依照本发明的实施例中的该标准CMOS电路的一部分的横截面图；图12为在依照本发明的实施例中的替代像素结构的横截面图；图13(A)至13(E)为像素的一部分的横截面图，其用于说明在依照本发明的实施例中制造图12所示的光电检测器616、掩埋阱1202以及侧阱1204、1206的方法；图14为像素的一部分的横截面图，其用于说明在依照本发明的实施例中图6(C) 所示的制造过程点的像素；图15(A)至15(B)是像素的部分的横截面图，其用于说明依照本发明的实施例中制造掩埋阱1202的第一替代方法，该方法可被执行以代替图13(B)所示的步骤；以及图16(A)至16(B)是像素的部分的横截面图，其用于说明依照本发明的实施例中制造掩埋阱1202的第二替代方法，该方法可被执行以代替图13(B)所示的步骤。
具体实施例方式在说明书及权利要求书中，下列术语明确采用在本文中关联的含义，除非该上下文清楚地做出不同规定。“一 (a) ”、“一 (an) ”以及“该(the) ”的意思包含复数引用，“在…… 之中(in) ”的意思包含“在……之中(in) ”及“在……之上(on) ”。术语“连接(connected) ” 表示所连接的物品之间的直接电连接或通过一个或多个无源的或者有源的中间装置的间接连接。术语“电路(circuit)”表示被连接在一起以提供理想功能的单个组件或多个组件 (有源或者无源)。术语“信号(signal)”表示至少一电流、电压或数据信号。参照附图，在视图中相同的数字指示同样的部件。此外，如“在……之上(on) ”、“在……上方(over) ”之类的术语，当其结合图像传感器晶片或相应的图像传感器的层使用时，其旨在广泛地解释，且因此将不会被解释为排除一个或多个插入层或其它插入的图像传感器特征或组件的存在。由此，在本文中被描述为形成于另一个层上或形成于另一个层的上方的给定层可通过一个或多个附加层而与该后面的层分离。现参照图4，其显示在依照本发明的实施例中的图像捕获装置。在图4中图像捕获装置400被实现为数字照相机。本领域普通技术人员将认识到数字照相机仅为可利用一采用本发明的图像传感器的图像捕获装置的示例。举例说明，如手机照相机及数字视频摄像机的其它类型的图像捕获装置可连同本发明而被使用。在数字照相机400中，光402从一主场景被输入至成像级404。成像级404可包含常规的组件，比如透镜、中性密度滤光片、光圈及快门。光402藉由成像级404聚焦以在图像传感器406上形成图像。图像传感器406通过将入射光转换为电信号而捕获一个或多个图像。数字照相机400进一步包含处理器408、存储器410、显示器412，及一个或多个附加的输入/输出(1/0)元件414。虽然在图4的实施例中被显示为分离元件，但是成像级404 可与图像传感器406集成，也可能与数字照相机400的一个或多个附加组件集成，以形成袖珍相机模块。举例而言，处理器408可被实现为微处理器、中央处理器(CPU)、专用集成电路 (ASIC)、数字信号处理器(DSP)，或其它处理装置，或多个此等装置的结合。成像级404及图像传感器406的各种元件可由来自处理器408的定时信号或其它信号控制。存储器410可被构造为任一类型的存储器，举例而言，如，随机存取存储器(RAM)、 只读存储器(ROM)、闪存、基于盘的存储器、可移动存储器，或者以任意组合的其它类型的存储元件。由图像传感器406捕获的给定图像可由处理器408储存于存储器410中并呈现在显示器412上。显示器412通常为有源矩阵彩色液晶显示器(LCD)，虽然也可使用其它类型的显示器。举例而言，附加的I/O元件414可包括各种屏幕上的控件、按钮或其它的用户界面、网络界面，或记忆卡界面。应理解，图4所示的数字照相机可包括本领域普通技术人员已知类型的附加或替代元件。在本文中未明确显示或描述的元件可选自本领域已知的元件。如前所述，本发明可以多种图像捕获装置来实现。同样地，如上所述，本文中描述的实施例的某些方面可至少部分以图像捕获装置的一个或多个处理元件所执行的软件的形式来实现。如本领域普通技术人员所理解，给定本文所提供的示教，此软件可以简单明确的方式实现。图5为在依照本发明的实施例中如图4所示的图像传感器406的简化框图。图像传感器406通常包含像素500的阵列，其形成成像区域502。图像传感器406进一步包含列译码器504、行译码器506、数字逻辑508以及模拟或数字输出电路510。在依照本发明的实施例中，图像传感器406被实现为背照式互补金属氧化物半导体(CMOS)图像传感器。由此，列译码器504、行译码器506、数字逻辑508以及模拟或数字输出电路510可被实现为标准CMOS电子电路，这些标准CMOS电子电路电连接至成像区域502。与成像区域502的取样及读出及相应的图像数据的处理相关的功能可至少部分以储存在存储器410及由处理器408(见图4)执行的软件的形式来实现。该取样及读出电路的部分可被配置在图像传感器406外部，或与光电检测器和成像区域的其它元件一起与例如公共集成电路上的成像区域502集成。本领域普通技术人员将认识到其它的外围电路构造或结构可在依照本发明的其它实施例中实现。现在参照图6 (A)至6 (C)，示出了图像传感器的一部分的简化横截面图，用于说明依照本发明的实施例中的一种制造背照式图像传感器的方法。图6示出在例示性的CMOS 制造过程的若干起始步骤完成时图像传感器晶片600的一部分。此阶段的图像传感器晶片 600包括衬底602、形成于衬底602上方的绝缘层604、形成于绝缘层604上方的传感器层 606以及形成于传感器层606上方的电路层608。诸如导电性互连610、612、栅极614之类的各种图像传感器特征或其它电路元件可利用常规技术而被形成于电路层608内。传感器层606被处理以在传感器层606内形成光电检测器616及其它电路元件。 传感器层606具有正面618及背面620。如文中前述，传感器层606的“正面”618通常称为传感器层606的邻接于电路层608的面，同时“背面”620为传感器层606的相对于正面 618的面。在依照本发明的实施例中，衬底602及传感器层606通常由硅材料形成，绝缘层 604由二氧化硅材料形成，及电路层608由介电材料形成。电路层608中的互连610、612与栅极614与各种金属化水平相关联。描绘于图6(A)中的图像传感器晶片600为绝缘体上硅(SOI)晶片的示例。在此晶片中，该传感器层606的厚度约为1至50微米，及绝缘层604的厚度约为0. 1至3微米， 不过也可使用其它的厚度。衬底602通常显著厚于传感器层606或绝缘层604，且约为300 至1000微米厚。依照本发明的其它的实施例可使用其它类型的晶片以形成背照式图像传感器，举例而言，如，不包含绝缘层604的外延晶片或块状半导体晶片。图6(B)示出在支承晶片622与电路层608结合以后的图像传感器晶片600。支承晶片622通常藉由一个或多个粘合层(未显示)与电路层608结合，或藉由压力或温度的施加而直接结合。可用于直接结合的材料的示例为二氧化硅。衬底602随后被移除，其导致如图6 (C)所示的该图像传感器晶片结构。举例而言， 衬底602可利用任意组合的打磨、抛光或蚀刻技术而被移除。在依照本发明的实施例中，衬底602可被整个移除，其中绝缘层604作为蚀刻阻挡层。在依照本发明的其它实施例中，诸如含有外延或块状半导体晶片的衬底602可被减薄而非被完全移除，且绝缘层被沉积在该蚀刻面上。在移除衬底602之后，该结构被翻转(如图示)及被进一步处理。后续处理步骤可包括在绝缘层604的背面6M上形成滤色器阵列及相关的微透镜(见图7)。现参照图7，其示出在依照本发明的实施例中的图像传感器406的一部分沿图5 的线B-B'的横截面图。图像传感器406包括形成于传感器层606及电路层608内的像素 500。光电检测器616形成于传感器层606中。诸如栅极与连接器之类的导电性互连610、 612、614被形成于电路层608中。滤色器元件700被显示形成在绝缘层604上。同样地，与每一个滤色器组件700 相关的为相应的微透镜702。滤色器组件700被配置在相应的光电检测器616上方，且通常充当带通滤波器，其允许每个光电检测器616检测在特定波长范围内传播的光。举例而言， 一滤色器元件允许在相应于红光的波长范围内传播的光被光电检测器检测，同时一邻近的滤色器元件允许在相应于绿光的波长范围内传播的光被光电检测器检测。如将在本文中且连同图8及12至16描述，传感器层606以钝化在传感器层606 与绝缘层604之间的界面704以减少暗电流及改进量子效率的方式形成。此外，传感器层 606相对于接地被偏压至已知电位，以将光生电荷尤其是在背照式图像传感器的背面表面附近产生的那些电荷导入最接近的光电检测器。及最终，传感器层606可包括掺杂剂梯度， 其将该光生电荷导入该最接近的光电检测器。将该光生电荷导入该最接近的光电检测器可使该图像传感器内的串扰和滞后最小化。图8为在依照本发明的实施例中的第一像素结构的横截面图；像素500包括在阱 800中形成的光电检测器616。在图8的实施例中，光电检测器616被实现为光电二极管。 钉扎层802被形成于光电检测器616上方。一个或多个浅槽隔离(STI)区域803被形成于像素500内。传输栅极804用于将光生电荷从光电检测器616传输至电荷-电压转换器806。 在依照本发明的实施例中，该电荷-电压转换器806被配置为浮动扩散。转换器806将该电荷转换为电压信号。源极-跟随器晶体管808缓冲储存于电荷-电压转换器806中的该电压信号。重置晶体管806、810、812被用于将转换器806重置至在像素读出以前的已知电位。阱800通过阱触点814而被偏置至已知电压电平VDD。将阱800相对于接地偏置至已知电位可将光生电荷导入光电检测器616。在依照本发明的实施例中，阱触点814被定位于成像区域502(图幻外部，且在图像传感器406外围。在图8所示的实施例中，在整个成像区域502(图5)中，其它阱触点816周期性地间隔以减少阱800的有效电阻及降低或消除阱反弹(well bounce)。在依照本发明的实施例中，像素500基于ρ型金属一氧化物半导体(PMOS)电路。 由此，光电检测器616掺杂有一种或多种ρ型掺杂剂，且阱800与钉扎层802掺杂有一种或多种η型掺杂剂。η型掺杂剂的示例包括但不限于磷、锑以及砷。硼及镓为ρ型掺杂剂的示例。图9描绘在依照本发明的实施例中沿图8的线C-C'的界面704的示例性掺杂分布。线900示出在STI区域803氧化之后硼掺杂SOI晶片的掺杂分布，而线902描绘在该 STI区域氧化之后在阱800中注入的磷掺杂剂的掺杂分布。如图9所示，在该STI区域氧化期间该硼及磷掺杂剂都发生了扩散。由于偏析，该磷掺杂剂积聚于界面704的硅侧(见点 904)，而硼掺杂剂在界面704的硅侧减少(见点906)。界面704处的该η型磷掺杂剂的增加浓度及该P型硼掺杂剂的减少浓度的结合可降低或防止界面的传感器层侧上电位阱的形成。界面704处的该磷偏析进一步改进图像传感器的性能，这是由于用于磷及硼的硅与二氧化硅之间的偏析系数可提供界面704的硅侧的净η型掺杂剂的有效的积累。界面704 处的硅中提高的净η型掺杂浓度创造一电位梯度，该电位梯度将光生电荷(S卩，空穴)引入光电检测器。虽然该电场梯度可能较小，但如先前技术阱304(见图3)的静电电位阱并未被创造于该表面上。同样地，在随后的CMOS制造步骤期间，正电荷可被俘获于界面704，其进一步将该光生电荷引向该光电检测器。界面704的该传感器层侧的该有效η掺杂剂积累也可改进PMOS图像传感器的暗电流性能。依照该肖克利-里德-霍尔(Shockley-Read-Hall)理论，用于捕获的一单一类型的产生率为U=Q vthNt* (n^-np) / (n+p+2niCosh ((Et-Ei) /kT))，(1)其中U为产生率，ο为该陷阱的捕获横截面，Vth为热速度，Nt为陷阱密度，η为局部电子浓度，P为该局部空穴浓度，η,为本征载流子浓度，Et为陷阱能量，及Ei为本征费米 (Fermi)能量。未封端的硅键几近为中间隙(Et = Ei)，因此U有效地减少至σ vthNt*ni2/ (n+p+aO，其中该np项为零。在室温下，Iii为1. 6E10cm_3。因此，界面704处的2E16cm_3 的电子浓度将来自悬挂硅键的暗电流产生抑制几乎六个数量级，从而有效地钝化界面704。 这与图2所示的该NMOS图像传感器不同，其中在界面204的硅侧的该有效η掺杂剂的积累在硼浓度中产生阱(见图3中的点304)。在依照本发明的另一实施例中，阱800中的掺杂剂可被掺杂使得提高的掺杂剂梯度被形成于阱800中。举例而言，可藉由执行注入物链(其导致界面704处的η型掺杂剂的更大数量)来形成该掺杂剂梯度。该掺杂剂梯度在阱800中提供更均勻的电场，以便光生电荷被更有效地驱动进入光电检测器616。图10描绘当三种磷注入物的链被注入阱800时沿图8的线C-C'的界面704的替代例示性掺杂分布。线1000描绘在深阱植入之后及在STI区域803(图8)的加热氧化之前的磷掺杂剂。线1002示出在该STI区域的热氧化之后的磷掺杂剂。STI氧化使该η型掺杂剂在阱800中热扩散且去除掺杂分布1000的峰值和谷值。去除峰值和谷值可降低界面704与光电检测器616之间的静电分布中的电位阱。此外，当阱800中的该η型掺杂剂为磷时，界面704处的磷偏析可如前述改进滞后及暗电流性能。值得再次注意的是，此用于定义η型阱800的该高能注入物剂量比用于为具有相当滞后及暗电流性能的相应NMOS像素定义P型阱所需的剂量低得多。现参照图11，其示出在依照本发明的实施例中的标准CMOS电路的一部分的横截面图。标准PMOS 1100及NMOS 1102晶体管，及与其相关联的浅η阱1104及ρ阱1106注入物不受该成像区域502(图幻中的深阱注入物800(图8)的影响。在成像区域502之外的该CMOS电路中的ρ型1100及η型1102晶体管可利用该标准CMOS处理流程来制造。在制造该滤色器阵列的过程中，在依照本发明的实施例中，该CMOS电路被不透明的遮光罩(未显示)保护不受背面照明。该遮光罩可为金属，红、绿、及蓝滤色器阵列材料的叠层，或独特的吸光材料。图12为在依照本发明的实施例中的替代像素结构的横截面图。像素500包含多个图8所示的相同元件，且相同的附图标记被用于指示此等元件。通过有效地产生光电检测器616的“扩展”，像素500可利用区域1200增加光电检测器616的耗尽深度。在依照本发明的实施例中，区域1200略微掺杂有一个或多个ρ型掺杂剂。掩埋阱1202及侧阱1204、1206被掺杂有η型掺杂剂及被形成使得P区域1200被创造于光电检测器616、掩埋阱1202及侧阱1204、1206之间。侧η阱1204、1206将光生电荷导入光电检测器616并将阱触点816电连接至掩埋阱1202。在依照本发明的其它实施例中，侧阱1204、1206不与掩埋阱1202邻接并直接接触。于2008年3月25日提交的题为 “具有延展消耗深度的光电检测器的像素结构”的美国专利申请12/054，505以引用的方式并入本文中，其更详细地描述图12的该像素结构及替代像素结构，其中侧阱1204、1206不与掩埋阱1202邻接。图13(A)至13(E)为像素的一部分的横截面图，其用于说明在依照本发明的实施例中制造图12所示的光电检测器616、掩埋阱1202，及侧阱1204、1206的方法。在图13中仅示出对于理解本发明为必需的制造步骤。最初，如图13(A)所示，外延层1300利用已知制造技术而被形成于绝缘层604上(图6)。在依照本发明的实施例中，外延层1300及衬底 602 (图6)被掺杂有ρ型掺杂剂。其次，如图13(B)所示，外延层1300的一部分掺杂有一种或多种η型掺杂剂(由箭头1302代表掺杂)以形成掩埋阱1202(图12)。在图13(B)所示的该实施例中，掩埋阱 1202通过将一个或多个η型掺杂剂注入外延层1300而被形成。掩埋阱1202仅被设置于外延层1300的一部分中，且剩余外延层1300的一部分将被用于形成ρ区域1200(图12)。其次，如图13(C)所示，在像素上方沉积并图案化掩模1304。随后通过将一种或多种η型掺杂剂注入外延层1300 (在图13 (C)中由箭头1306代表掺杂)在外延层1300的部分中形成侧阱1204、1206(图12)。本领域普通技术人员将理解，浅槽隔离(STI)803被形成于外延层1300中并在侧阱1204、1206形成之前被介电材料填充(STI 803的形成为可选的且并非为本发明的一部分)。在图13(C)所示的实施例中，侧阱1204、1206不与掩埋阱1202邻接。在依照本发明的另一实施例中，侧井孔1204、1206与埋设井孔1202邻接且直接接触(如图12的实施例所示)。如图13(D)所示，掩模1304随后被移除且传输栅极1308被形成于该像素的表面上。在该像素上方沉积并图案化掩模1310，且光电检测器616通过用一种或多种ρ型掺杂剂掺杂外延层1300的一部分(由箭头1312代表掺杂)而形成于外延层1300的一部分中。被注入光电检测器616的ρ型掺杂剂或多种ρ型掺杂剂可与传输栅极1308自对准，从而改进该像素的滞后性能。其次，如图13 (E)所示，掩模1310被移除，并在该像素的表面上沉积并图案化另一掩模1314。随后可通过将一种或多种η型掺杂剂掺杂到光电检测器616的一部分中(由箭头1316代表掺杂)来在光电检测器616上方形成钉扎层802 (图8)。虽然图13 (E)描绘侧阱1206未与光电检测器616及钉扎层802邻接，但是本领域普通技术人员将理解侧阱 1206可被形成以与光电检测器616邻接及直接接触。现参照图14，其显示像素的一部分的横截面图，其用于说明在依照本发明的一实施例中的图6(C)所示的制造过程点的像素。传感器层606(见图6)中的像素包括侧阱 1204、1206、光电检测器616，及被形成于外延层1300中的掩埋阱1202。钉扎层802被形成于光电检测器616上方。最终，在依照本发明的实施例中，一个或多个STI区域803被形成于传感器层606中。传感器层606的该背面620邻接绝缘层604，而传感器层606的该正面618邻接电路层608 (图6)。电路层608包含传输栅极1308及其它特征与导电互连(未显示)。支承衬底622与电路层608结合。如前所述，在绝缘层604与传感器层606之间的界面704通过界面704的该传感器层侧的η型掺杂剂或多种η型掺杂剂的累积而被钝化。此钝化可降低或防止电位阱形成于界面704的该传感器层侧。图15(A)至15(B)是用于说明依照本发明的实施例中制造掩埋阱1202的第一替代方法的像素的部分的横截面图，其可被执行以代替图13(B)所示的步骤。在依照本发明的实施例中，绝缘层604及衬底602的该组合厚度在二十至一万埃之间。最初，被称为籽晶层的层1500利用已知制造技术被形成于绝缘层604(图6)的表面上(见图15(A))。掩模1502随后被沉积于层1500上方且被图案化以形成开口 1504。层1500的一部分被掺杂有一个或多个η型掺杂剂(由箭头1506代表掺杂)以形成掩埋阱1202 (图12)。 在依照本发明的一实施例中，如磷、砷、或锑之类的η型掺杂剂被注入层1500。其次，如图15(B)所示，掩模1502被移除及外延层1300在层1500上生长。在依照本发明的实施例中，外延层1300为本征层或轻度ρ掺杂层。图15(B)所示的该结构随后按照图13(C)至13(E)所示的步骤被处理。现参照图16(A)至16(B)，其示出用于说明制造掩埋阱1202的第二替代方法的一像素的一部分的横截面图，在依照本发明的一实施例中该方法可被执行以代替图13(B)所示的步骤。最初，η型掺杂层1202利用已知制造技术而被形成于绝缘层604(见图16(A)) 上。外延层1300随后在层1202上生长，从而引发层1202变成掩埋阱。图16(B)所示的该结构随后按照图13(C)至13(E)所示的步骤被处理。参照本发明的特定的实施例来描述本发明。然而，本领域普通技术人员将理解可在不背离本发明的范围的前提下实现变化及修改。举例而言，像素构造可包含附加的、较少的，或不同的组件(与图8及11所示的那些组件相比)。块晶片(无外延层1300)可被用于制造图像传感器。此外，在依照本本发明的其它实施例中，光电检测器616可利用替代结构来实现。在依照本发明的另一实施例中，光电检测器616可被实现为未钉扎ρ型二极管，其形成于P型外延层或衬底中的η阱中。最终，虽然简单的非共享像素结构被显示于图8及图11，共享结构可在依照本发明的其它实施例中使用。共享结构的一示例被揭示于美国专利
，107，655。0076]部件清单0077]100图像传感器0078]102像素0079]104像素0080]106像素0081]108传感器层0082]110电路层0083]112光电检测器0084]114光电检测器0085]116光电检测器0086]118互连0087]120互连0088]122栅极0089]124光0090]126传感器层的正面0091]128传感器层的背面0092]200图像传感器0093]202支承衬底0094]204界面0095]206绝缘层0096]300在随后的CMOS制造涉0097]302在随后的CMOS制造涉0098]304电位阱0099]400图像捕获装置0100]402光0101]404成像级0102]406图像传感器0103]408处理器0104]410存储器0105]412显不器0106]414其它I/O0107]500像素0108]502成像区域0109]504列译码器0110]506行译码器0111]508数字逻辑0112]510模拟或数字输出电路0113]600图像传感器晶片
0114]602衬底
0115]604绝缘层
0116]606传感器层
0117]608电路层
0118]610互连
0119]612互连
0120]614栅极
0121]616光电检测器
0122]618传感器层的正面
0123]620传感器层的背面
0124]622支承晶片
0125]700滤色器元件
0126]702微透镜
0127]704传感器层与绝缘层之间的界面
0128]800阱
0129]802钉扎层
0130]803浅槽隔离(STI)
0131]804传输栅极
0132]806电荷-电压转换器
0133]808源极跟随器晶体管
0134]810重置晶体管
0135]812重置晶体管
0136]814阱触点
0137]816阱触点
0138]900硼掺杂SOI晶片的掺杂分布
0139]902磷掺杂阱的掺杂分布
0140]904磷掺杂剂的积聚
0141]906减少的硼掺杂剂
0142]1000磷掺杂剂的掺杂分布
0143]1002在随后的制造步骤之后的磷掺杂剂的掺杂分布
0144]1100PMOS 晶体管
0145]1102NMOS 晶体管
0146]1104η 阱
0147]1106ρ 阱
0148]1200ρ 型区域
0149]1202掩埋阱
0150]1204侧阱
0151]1206侧阱
1300外延层
1302代表掺杂的箭头
1304掩模
1306代表掺杂的箭头
1308传输栅极
1310掩模
1312代表掺杂的箭头
1314掩模
1316代表掺杂的箭头
1500层
1502掩模
1504开口
1506代表掺杂的箭头
权利要求
1.一种背照式图像传感器，其包括传感器层，其设置于绝缘层与电连接至所述传感器层的电路层之间，其中所述传感器层的正面毗邻所述电路层，且所述传感器层的背面毗邻所述绝缘层；成像区域，其包括多个光电检测器，用于将入射在所述传感器层的背面上的光转换为光生电荷，其中所述多个光电检测器掺杂有P型掺杂剂，且毗邻所述传感器层的正面设置在所述传感器层中；以及阱，其横跨所述成像区域，且毗邻所述传感器层的背面形成在所述传感器层的至少一部分中，其中所述阱掺杂有η型掺杂剂，所述η型掺杂剂具有偏析系数，所述偏析系数使所述η型掺杂剂积聚于所述传感器层的背面与所述绝缘层之间的界面的传感器层侧上。
2.如权利要求1所述的背照式图像传感器，其特征在于，进一步包括与所述电路层结合的支承衬底。
3.如权利要求1所述的背照式图像传感器，其特征在于，所述阱包括掩埋阱。
4.如权利要求3所述的背照式图像传感器，其特征在于，进一步包括毗邻且在每一个光电检测器的一面之上横向形成的第一侧阱，以及毗邻且在每一光电检测器的相反面之上横向形成的第二侧阱，其中所述第一和第二侧阱掺杂有η型掺杂剂。
5.如权利要求4所述的背照式图像传感器，其特征在于，进一步包括设置于所述掩埋阱、每个光电检测器以及相应的第一与第二侧阱之间的掺杂有P型掺杂剂的区域。
6.如权利要求5所述的背照式图像传感器，其特征在于，所述η型掺杂剂包括磷掺杂剂、锑掺杂剂以及砷掺杂剂中的一种。
7.如权利要求1所述的背照式图像传感器，其特征在于，所述传感器层包括硅层。
8.如权利要求1所述的背照式图像传感器，其特征在于，所述阱中的η型掺杂剂具有掺杂剂梯度，所述掺杂剂梯度被配置成将所述光生电荷驱动到最接近所述光生电荷的相应光电检测器中。
9.如权利要求1所述的背照式图像传感器，其特征在于，所述阱被偏置于预定电位。
10.一种图像捕获装置，包括背照式图像传感器，包括传感器层，其设置于绝缘层与电连接至所述传感器层的电路层之的间，其中所述传感器层的正面毗邻所述电路层，且所述传感器层的背面毗邻所述绝缘层；成像区域，其包括多个光电检测器，用于将入射在所述传感器层背面上的光转换为光生电荷，其中所述多个光电检测器掺杂有ρ型掺杂剂，且毗邻所述传感器层的正面设置；以及阱，其横跨所述成像区域，且毗邻所述传感器层的背侧在所述传感器层的至少一部分中形成，其中所述阱掺杂有η型掺杂剂，所述η型掺杂剂具有偏析系数，所述偏析系数使所述η型掺杂剂积聚于所述传感器层的背面与所述绝缘层之间的界面的传感器层侧上。
11.如权利要求10所述的背照式图像传感器，其特征在于，所述阱包括掩埋阱。
12.如权利要求11所述的背照式图像传感器，其特征在于，进一步包括毗邻且在每个光电检测器的一面之上横向形成的第一侧阱，以及毗邻且在每一个光电检测器的相反面之上横向形成的第二侧阱，其中所述第一和第二侧阱掺杂有η型掺杂剂。
13.如权利要求12所述的背照式图像传感器，其特征在于，进一步包括设置于所述掩埋阱、每个光电检测器以及相应的第一与第二侧阱之间的掺杂有P型掺杂剂的区域。
14.如权利要求13所述的背照式图像传感器，其特征在于，所述阱中的η型掺杂剂具有掺杂剂梯度，所述掺杂剂梯度将所述光生电荷驱动到最接近所述光生电荷的相应光电检测器中。
15.如权利要求10所述的背照式图像传感器，其特征在于，所述阱被偏置于预定电位。
16.一种用于制造背照式图像传感器的方法，所述背照式图像传感器包括设置于绝缘层与电连接至传感器层的电路层之间的传感器层，其中所述传感器层的正面毗邻所述电路层且所述传感器层的背面毗邻所述绝缘层，所述方法包括以下步骤用η型掺杂剂掺杂所述传感器层，以毗邻所述传感器层的背面在所述传感器层的至少一部分中形成阱，其中所述η型掺杂剂具有偏析系数，所述偏析系数使所述η型掺杂剂积聚于所述传感器层的背面与所述绝缘层之间的界面的传感器层侧上；以及用P型掺杂剂掺杂所述传感器层以形成多个光电检测器，所述多个光电检测器将入射在所述传感器层的背面上的光转换为光生电荷，其中所述多个光电检测器毗邻所述传感器层的正面形成。
17.如权利要求16所述的方法，其特征在于，用η型掺杂剂掺杂所述传感器层以形成阱的步骤包括用η型掺杂剂注入所述传感器层，以毗邻所述传感器层的背面在所述传感器层的至少一部分中形成阱。
18.如权利要求17所述的方法，其特征在于，用η型掺杂剂注入所述传感器层以形成阱的步骤包括用η型掺杂剂注入所述传感器层，以毗邻所述传感器层的背面在所述传感器层的部分中形成掩埋阱。
19.如权利要求18所述的方法，其特征在于，进一步包括以下步骤用η型掺杂剂掺杂所述传感器层以形成毗邻且在每一个光电检测器的一面之上的第一侧阱以及毗邻且在每一个光电检测器的相反面之上的第二侧阱。
20.如权利要求19所述的方法，其特征在于，所述掩埋阱和第一与第二侧阱经形成使得掺杂有P型掺杂剂的区域设置于所述掩埋阱、每一个光电检测器以及相应的第一与第二侧阱之间。
全文摘要
一种背照式图像传感器(500)包括设置于绝缘层(604)与电连接至传感器层的电路层之间的传感器层(606)。成像区域包括形成于该传感器层与一横跨该成像区域的阱(800)中的多个光电检测器(616)。该阱可设置于该传感器层的背面与光电检测器之间，或该阱可以是毗邻该传感器层的背面形成的掩埋阱，其包含形成于该光电检测器与掩埋阱之间的区域。一个或多个侧阱可毗邻每一个光电检测器横向地形成。该阱中的掺杂剂具有偏析系数，该偏析系数使该掺杂剂积聚于该传感器层与该绝缘层之间的界面(704)的该传感器层侧上。
文档编号H01L27/146GK102362351SQ200980154359
公开日2012年2月22日 申请日期2009年11月5日 优先权日2008年11月7日
发明者C·A·蒂瓦拉斯, E·G·史蒂文森, J·P·麦卡特恩, J·R·萨马, T·J·安德森 申请人:美商豪威科技股份有限公司