专利名称：四边扁平无接脚封装方法
技术领域：
本发明有关一种半导体封装技术，特别是有关一种四边扁平无接脚(quad flatno-lead)封装方法。
背景技术：
于半导体封装工艺中，由于电子产品轻薄短小的趋势加上功能不断增多，使得封装密度随之不断提高，亦不断缩小封装尺寸与改良封装技术。如何开发高密度与细间距的封装工艺与降低制造成本一直为为此技术领域的重要课题。
发明内容
为了解决上述问题，本发明目的之一是提供一种四边扁平无接脚封装方法，可获得高密度与细间距的封装工艺。本发明目的之一是提供一种四边扁平无接脚封装方法，可使用现有技术与双面工艺，且与使用基板相较具有较低的成本与优势。为了达到上述目的，根据本发明一方面提供一种四边扁平无接脚封装方法，包括下列步骤提供一封装载板，其中封装载板至少一表面设置一可剥离金属层；设置一第一影像转移层于可剥离金属层上并暴露出部分可剥离金属层的上表面；电镀形成一第一图案化金属层于暴露于外的可剥离金属层上，其中第一图案化金属层包含多个第一导电接垫； 设置一第二影像转移层于第一影像转移层上并暴露出部分第一导电接垫的上表面用以形成多个介电通孔(via)；电镀形成多个金属柱塞(plug)于介电通孔内；移除第一影像转移层与该第二影像转移层；设置一第一芯片并与部分第一导电接垫电性连接；利用一第一封装材料覆盖第一芯片、金属柱塞、第一导电接垫与可剥离金属层；移除部份第一封装材料至暴露出金属柱塞的上表面；设置一第二图案化金属层于第一封装材料的上表面并与金属柱塞电性连接，其中第二图案化金属层包含多个第二导电接垫；设置一第二芯片并与部分第二导电接垫电性连接；利用一第二封装材料覆盖第二芯片、第二导电接垫与第一封装材料； 移除封装载板并暴露出可剥离金属层；以及对可剥离金属层进行一图案化程序用以形成多个外部接点，其中外部接点与第一导电接垫以及第二导电接垫电性连接。根据本发明另一方面提供一种四边扁平无接脚封装方法，包括下列步骤提供一封装载板，其中封装载板至少一表面设置一可剥离金属层；设置一第一影像转移层于可剥离金属层上并暴露出部分可剥离金属层的上表面；电镀形成一第一图案化金属层于暴露于外的可剥离金属层上，其中第一图案化金属层包含多个第一导电接垫；设置一第二影像转移层于第一影像转移层上并暴露出部分第一导电接垫的上表面用以形成多个介电通孔 (via)；电镀形成多个金属柱塞(plug)于介电通孔内；移除第一影像转移层与第二影像转移层；设置一第一芯片并与部分第一导电接垫电性连接；利用一第一封装材料覆盖第一芯片、金属柱塞、第一导电接垫与可剥离金属层；移除部份第一封装材料至暴露出金属柱塞的上表面；设置一第二图案化金属层于第一封装材料的上表面并与金属柱塞电性连接，其中第二图案化金属层包含多个第二导电接垫；设置一第二芯片并与部分第二导电接垫电性连接；利用一第二封装材料覆盖第二芯片、第二导电接垫与第一封装材料；移除封装载板并暴露出可剥离金属层；以及利用一蚀刻程序移除可剥离金属层。本发明的有益技术效果是本发明的四边扁平无接脚封装方法通过使用具有可剥离金属层的封装载板，并可利用此可剥离金属层进行图案化作为其后封装体外部接点，提供整体封装工艺与封装结构的多样性。另外，所有工艺皆可使用既有技术与设备，并未增加成本与困难度。而且，由于图案化可剥离金属层的工艺是使用影像转移技术或平版印刷微影技术，因此可有效达成高密度与细间距的结构。本发明除可使用现有技术外，亦可应用于双面工艺。且本发明与一般使用基板的封装方法相比，封装载板亦可选用可回收或重复使用材质，因此具有较低的成本与较佳的优势。此外，本方法可配合利用电镀技术制作特殊结构且细间距的导电接垫结构。
以下通过具体实施例配合附图详加说明，当更容易了解本发明的目的、技术内容、 特点及其所达成的功效，其中图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图II、图1J、图IK与图IL为
本发明一实施例的流程示意图。图2为本发明一实施例的示意图。图3为本发明一实施例的示意图。图4A、图4B、图4C与图4D为本发明不同实施例的示意图。图5A、图5B、图5C与图5D为本发明不同实施例的示意图。
具体实施例方式其详细说明如下，所述较佳实施例仅做一说明非用以限定本发明。图1A、图1B、图 1C、图1D、图1E、图1F、图1G、图1H、图II、图1J、图IK与图IL为本发明一实施例的四边扁平无接脚封装方法的流程示意图。于本实施例中，四边扁平无接脚封装方法包括下列步骤。首先，如图IA所示，提供一封装载板10。其中，此封装载板10的至少一表面设置一可剥离金属层20。接着，请继续参照图1B，设置一第一影像转移层30于可剥离金属层20 上。此第一影像转移层30暴露出部分可剥离金属层20的上表面。继续，电镀形成一第一图案化金属层40于暴露于外的可剥离金属层20上，如图IC所示。其中，第一图案化金属层40包含多个第一导电接垫44。另外，第一图案化金属层40亦可依照需求制成具有芯片承座46的设计。接着，请参照图ID与图1E，设置一第二影像转移层32于一第一影像转移层30上并暴露出部分第一导电接垫44用以形成多个介电通孔41。继续，于介电通孔41内电镀形成多个金属柱塞(Plug)。之后，移除第一影像转移层30与第二影像转移层32。之后，请参照图1F，设置一第一芯片50并与部分第一导电接垫44电性连接。于本实施例中，第一芯片50设置于芯片承座46上并利用多条引线(图上未标)与第一导电接垫44电性连接。接着，利用一第一封装材料60覆盖第一芯片50、金属柱塞42、第一导电接垫44、引线与可剥离金属层20，如图IG所示。
继续，请参照图II，可利用一研磨方式移除部份第一封装材料60至暴露出金属柱塞42的上表面。之后，设置一第二图案化金属层72于第一封装材料60上并与金属柱塞42 电性连接。其中，第二图案化金属层72包括多个第二导电接垫74。第一图案化金属层40 与第二图案化金属层72利用金属柱塞42电性连接。接续上述说明，其中设置第二图案化金属层的步骤包括先于第一封装材料的上表面形成一金属层70，如图IH所示；以及蚀刻此金属层70以形成第二图案化金属层72，如图 II所示。请继续参照图1J，设置一第二芯片52与部分第二导电接垫74电性连接。于本实施例中，第二芯片52利用一黏着层(图上未标)固设于第一封装材料60的上表面并利用多条引线(图上未标)与第二导电接垫74电性连接。之后，利用一第二封装材料62覆盖第二芯片52、引线、第二导电接垫74与第一封装材料60。继续参照图1K，移除封装载板10并暴露出可剥离金属层20的下表面，之后，如图 IL所示，对可剥离金属层20进行一图案化程序用以形成多个外部接点22。此外部接点22 会与第一导电接垫44与第二导电接垫74电性连接。接续上述说明，于不同实施例中，封装载板10的表面可设置一金属易剥离表面12 用以辅助可剥离金属层20的剥离。此金属易剥离表面12可为金属材质或其它光滑材质所构成表面。于一实施例中，请参照图1K，于移除封装载板10暴露出可剥离金属层20后，可利用一蚀刻程序完成移除可剥离金属层20暴露出第一图案化金属层40的下表面，如图2所示。另外，于一实施例中，此蚀刻程序可进一步移除部份厚度的第一图案化金属层40以形成凹陷结构(如图4D所示)。请参照图4B，于本发明一实施例中，每一外部接点22的尺寸可大于第一导电接垫 44的尺寸，以提供后续导电材料，如焊球，较大的接触面积。然而，本发明并不限于此，外部接点22的尺寸大小与形状取决于使用者与设计者的需求。于一实施例中，如图4C，每一外部接点22，例如导电柱(conductive pillar)，其尺寸小于每一第一导电接垫44的尺寸，如此其后使用的导电材料(如焊球)，可增加与导电柱及第一导电接垫44的接合强度。于本发明中，整体封装体的外部接点是利用移除封装载板后对可剥离金属层进行图案化工序所得。因此，多个外部接点22可设计成具有重新布线(re-layout)第一导电接垫44的对外接点，如此可因应客户需求增加封装体的可变化性。接着，请参照图4A、图4B、图4C与图4D，于不同实施例中，依不同需求可选择性的于第一导电焊垫44或是对外接点22的表面设置一金属表面处理层90。可理解的是，于本发明中，亦可于第二导电接垫或是金属柱塞的表面依需求设置金属表面处理层。请参照图5A与图5B，于一实施例中，本发明四边扁平无接脚封装方法所制成的四边扁平无接脚封装结构中，第一导电接垫44’是利用影像转移技术与电镀所制成，故可控制第一导电接垫44’的剖面具有正梯形或倒梯形结构并有一阶梯状结构。然而本发明方法可制成的四边扁平无接脚封装结构并不限于此，利用上述方法可制作如图5C与5D所示侧面具有阶梯形结构的第一导电接垫44’。于本发明中制作具有阶梯形结构的第一导电接垫 44’，仅需多次操作影像转移层搭配电镀程序即可达成。如图3所示，第一芯片50可以覆晶方式设置与第一导电接垫44’电性连接，焊球80与外部接点22电性连接。于一实施例中，于第二导电接垫74上亦可利用影像转移层搭配电镀程序制作侧面具有阶梯形结构的第二导电接垫74’，而第二芯片52亦可以覆晶方式设置与第二导电接垫74’电性连接。于本发明中，作为芯片承座与第一导电接垫的第一图案化金属层可选择电镀的方式制作，因此只要显影曝光技术可配合作到的间距，此方法可制作出品质优良的小尺寸与细间距的导电接垫。相较于蚀刻方式，由于受限于药水置换速度影响蚀刻率以及厚度的限制，其对于细间距的控制难度提高。因此，使用电镀方式可具有较高的可靠度与达标率，故可制作较复杂的导电接垫结构，如侧面为阶梯状的导电接垫的结构。本发明方法可通过控制影像转移层形状，如梯形，即可制作导电接垫可具有一正梯形或倒梯形结构。综合上述，本发明四边扁平无接脚封装方法通过使用具有可剥离金属层的封装载板，并可利用此可剥离金属层进行图案化作为其后封装体外部接点，提供整体封装工艺与封装结构的多样性。另外，所有工艺皆可使用既有技术与设备，并未增加成本与困难度。而且，由于图案化可剥离金属层的工艺是使用影像转移技术或平版印刷微影技术，因此可有效达成高密度与细间距的结构。本发明除可使用现有技术外，亦可应用于双面工艺。且本发明与一般使用基板的封装方法相比，封装载板亦可选用可回收或重复使用材质，因此具有较低的成本与较佳的优势。此外，本方法可配合利用电镀技术制作特殊结构且细间距的导电接垫结构。以上所述的实施例仅是说明本发明的技术思想及特点，其目的在于使熟悉此项技术的人士能够了解本发明的内容并据以实施，当不能以其限定本发明的专利范围，即凡是根据本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。
权利要求
1. 一种四边扁平无接脚封装方法，其特征在于，包含下列步骤提供一封装载板，其中该封装载板至少一表面设置一可剥离金属层；设置一第一影像转移层于该可剥离金属层上并暴露出部分该可剥离金属层的上表电镀形成一第一图案化金属层于暴露于外的该可剥离金属层上，其中该第一图案化金属层包含多个第一导电接垫；设置一第二影像转移层于该第一影像转移层上并暴露出部分这些第一导电接垫的上表面用以形成多个介电通孔；电镀形成多个金属柱塞于这些介电通孔内； 移除该第一影像转移层与该第二影像转移层； 设置一第一芯片并与部分这些第一导电接垫电性连接；利用一第一封装材料覆盖该第一芯片、这些金属柱塞、这些第一导电接垫与该可剥离金属层；移除部份该第一封装材料至暴露出这些金属柱塞的上表面；设置一第二图案化金属层于该第一封装材料的上表面并与这些金属柱塞电性连接，其中该第二图案化金属层包含多个第二导电接垫；设置一第二芯片并与部分这些第二导电接垫电性连接； 利用一第二封装材料覆盖该第二芯片、这些第二导电接垫与该第一封装材料； 移除该封装载板并暴露出该可剥离金属层；以及对该可剥离金属层进行一图案化程序用以形成多个外部接点，其中这些外部接点与这些第一导电接垫以及这些第二导电接垫电性连接。
2.根据权利要求1所述的四边扁平无接脚封装方法，其特征在于，该封装载板的该表面可为金属材质或金属易剥离表面。
3.根据权利要求1所述的四边扁平无接脚封装方法，其特征在于，这些外部接点每一个的尺寸大于这些导电接垫每一个的尺寸。
4.根据权利要求1所述的四边扁平无接脚封装方法，其特征在于，这些外部接点重新布线这些导电接垫。
5.根据权利要求1所述的四边扁平无接脚封装方法，其特征在于，这些外部接点是导电柱。
6.根据权利要求1所述的四边扁平无接脚封装方法，其特征在于，还包含形成一金属表面处理层于这些外部接点、这些第一导电接垫或这些第二导电接垫上。
7.根据权利要求1所述的四边扁平无接脚封装方法，其特征在于，设置该第二图案化金属层的步骤还包含形成一金属层于该第一封装材料的上表面；以及蚀刻该金属层以形成该第二图案化金属层。
8.—种四边扁平无接脚封装方法，其特征在于，包含下列步骤 提供一封装载板，其中该封装载板至少一表面设置一可剥离金属层；设置一第一影像转移层于该可剥离金属层上并暴露出部分该可剥离金属层的上表电镀形成一第一图案化金属层于暴露于外的该可剥离金属层上，其中该第一图案化金属层包含多个第一导电接垫；设置一第二影像转移层于该第一影像转移层上并暴露出部分这些第一导电接垫的上表面用以形成多个介电通孔；电镀形成多个金属柱塞于这些介电通孔内； 移除该第一影像转移层与该第二影像转移层； 设置一第一芯片并与部分这些第一导电接垫电性连接；利用一第一封装材料覆盖该第一芯片、这些金属柱塞、这些第一导电接垫与该可剥离金属层；移除部份该第一封装材料至暴露出这些金属柱塞的上表面；设置一第二图案化金属层于该第一封装材料的上表面并与这些金属柱塞电性连接，其中该第二图案化金属层包含多个第二导电接垫；设置一第二芯片并与部分这些第二导电接垫电性连接； 利用一第二封装材料覆盖该第二芯片、这些第二导电接垫与该第一封装材料； 移除该封装载板并暴露出该可剥离金属层；以及利用一蚀刻程序移除该可剥离金属层。
9.根据权利要求8所述的四边扁平无接脚封装方法，其特征在于，该蚀刻程序还移除部份厚度的该第一图案化金属层。
10.根据权利要求8所述的四边扁平无接脚封装方法，其特征在于，还包含形成一金属表面处理层于这些第一导电接垫或这些第二导电接垫的表面上。
11.根据权利要求8所述的四边扁平无接脚封装方法，其特征在于，设置该第二图案化金属层的步骤还包含形成一金属层于该该第一封装材料的上表面；以及蚀刻该金属层以形成该第二图案化金属层。
全文摘要
本发明揭示一种四边扁平无接脚封装方法，可应用于多芯片堆叠封装结构，其中上下芯片利用金属柱塞电性连接且外部接点可通过封装载板上的可剥离金属层进行蚀刻程序所制作，故可达到高密度与细间距的要求。
文档编号H01L21/48GK102386104SQ20101027637
公开日2012年3月21日 申请日期2010年9月1日 优先权日2010年9月1日
发明者卓恩民 申请人:群成科技股份有限公司