专利名称：在应变薄膜上植入有冷和/或分子碳的升起式源极/漏极的形成方法
技术领域：
本发明涉及一种在已植入有碳的应变膜(Strained film)上形成升起式源极/漏极区 (raised source/drain region)白勺方法。
背景技术：
流经场效应晶体管(field effect transistor)的通道区(channel region) 中的电场的电流与载流子(carrier)(例如，η型场效应晶体管(n-type field effect transistor, n-FET) ^ ^Il R ρ M^MXMm Wi^ (p~type field effect transistor, P-FET)中的电洞(hole))在通道区中的迁移率成比例。通道区上的不同应变可影响载流子迁移率，且因此影响电流。举例而言，P-FET的通道区上的压缩应力(compressive stress) 可增强电洞迁移率。n-FET的通道区上的张应力(tensile stress)可增强电子迁移率。已知若干应力工程技术，用于在n-FET及p-FET通道区上施加所要的应力。举例而言，可藉由以硅(Si)与锗(Ge)的合金形成源极/漏极区而在p-FET的通道区中形成压缩应力(亦即，与电流的方向平行的单轴压缩应变)。可藉由以Si与碳(C)的合金形成源极/漏极区而在n-FET的通道区中形成张应力(亦即，与电流的方向平行的单轴张应力)。然而，剩下的问题是在碳植入之后执行的源极/漏极植入步骤所导致的应变损失。举例而言，在NMOS制造期间，在形成应变层(strain layer) (SiC)之后进行源极/漏极区中的磷或砷掺杂剂植入，在此期间，被掺杂的SiC的区丧失其应变的显著部分。另外， 在形成应变层(SiC)期间，传统的碳植入技术可能导致硅基板中的缺陷。若升起式源极/ 漏极区随后在应变的SiC区上生长，则此等缺陷可能扩大，其可能导致总良率降低。因此，需要一种高效地施加及维持使用升起式源极/漏极区的晶体管结构中的应变的方法。此方法应简单、高效，且应使装置良率增至最大。
发明内容
揭示一种用于增强半导体装置的通道区中的应力的方法，其包括提供半导体结构(semiconductor structure)，所述半导体结构包括具有通道区的硅基板；在半导体结构内形成应变层，所述应变层位于通道区的任一侧，所述应变层藉由离子植入步骤形成，离子植入步骤包括冷碳离子植入或分子碳离子植入；藉由将硅层沉积在应变层中的每一个上， 而在应变层上方形成升起式源极/漏极区；掺杂升起式源极/漏极区；以及使半导体结构退火，以激活升起式源极/漏极区。揭示一种用于增强半导体装置的源极或漏极区中的应力的方法，其包括提供半导体结构；使用多个离子植入步骤在半导体结构内形成多个应变层，所述离子植入步骤包括冷碳离子植入或分子碳离子植入，应变层位于所述结构的通道区的任一侧；在所述多个应变层中的每一个上沉积硅层，以在应变层上方形成多个升起式源极/漏极区；掺杂所述多个升起式源极/漏极区；以及使用毫秒退火技术使半导体结构退火，以激活升起式源极/ 漏极区。
随附图式说明所揭示的方法的较佳实施例，所揭示的方法至此是为其原理的实际应用而设计，且在附图中图1为例示性离子植入器系统的示意图。图2为升起式源极/漏极区覆于Si-C应变层上的例示性晶体管结构的剖视图。图3为描述所揭示的方法的例示性处理流程的流程图。图4为因离子植入而得的应变以及离子植入之后的应变损失的图形表示。图5为显示作为半导体结构中的深度的函数的应变的图形表示。图6为显示作为半导体结构中的深度的函数的应变的图形表示。图7A及图7B为显示基板材料与例示性升起式源极/漏极区之间的界面的剖面。
具体实施例方式揭示一种用于防止前面所提及的应变损失问题的技术，所述技术是在Si-C层上生长升起式源极/漏极(Source/Drain，S/D)。碳的冷离子植入和/或分子碳离子植入使得能够形成Si-C层，所述Si-C层随后可用作升起式S/D的基底。且由于S/D在Si-C层上方升起，因此与含有C的区中的植入相比，随后的掺杂离子(例如P、As)在升起式S/D区中的植入对应变层的影响较小(亦即，入掺杂剂植入不会使应变层松弛)。另外，使用碳的冷植入的使用使得基板表面与使用传统碳植入技术所发现的情况相比具有较少的缺陷，因此产生随后在其上生长升起式S/D区的较佳表面。所揭示的技术包含在降低的温度下和/或使用分子碳的单次或一系列碳离子植入，其中基板处于或不处于降低的温度。接着使基板退火，以形成应变膜。接着在应变膜上形成升起式S/D。所揭示的技术的新颖处在于其使用以冷和/或碳植入形成的应变层与升起式源极漏极的组合，以在向晶体管添加导电掺杂剂的同时保存通道中的应变。所述技术使得离子植入技术能够用于尺寸愈来愈小的NMOS晶体管。如将了解，所揭示的技术可提供额外益处，因为应变层与掺杂剂层的分别形成可使得对每一层的处理最佳化，包含离子的侧向置放以及热处理(亦即，退火)。离子植入大体上是指用受激离子直接轰击基板而将化学物质沉积至基板中的处理。在半导体制造中，离子植入器通常用于更改目标材料的导电性的类型及位准的掺杂处理。积体电路基板及其薄膜结构中的精确的掺杂轮廓可用于达成所要的装置效能。为了获得所要的掺杂轮廓，可以不同剂量且以不同的能量位准来植入一或多种离子种类。低温离子植入是指在植入处理期间将待植入的基板(晶圆)冷却至约+15°C至-100°C的温度范围的处理。用于在离子植入之前预冷却晶圆的例示性技术描述于美国专利申请公开案第 2008/0044938号、第2008/0121821号及第2008/0124903号中，所述公开案以全文引用的方式并入本文中。图1中说明例示性离子植入器系统100。首先将了解，系统100仅为可用于实施所揭示的方法的多种离子植入器系统中的一种，且所揭示的方法的应用决不限于所说明的系统的细节。因此，可使用任何类型的离子植入器或基于等离子体的植入器，只要其能够植入大于IxlO15的剂量(离子/cm2)以及在200eV与20，OOOeV之间的能量。另外，所述系统可包含或可不包含质量过滤。所说明的离子植入器系统100容纳于高真空环境中。离子植入器系统100可包括 离子源102，其由电源101加偏压至一电位；以及一系列束线组件，离子束10穿过所述束线组件。所述系列的束线组件可包含(例如)提取电极(extraction electrode) 104,90°磁体分析器(90° magnet analyzer) 106、第一减速(first deceleration, Dl)级 108、70° 磁体准直仪(70° magnet collimator) 110 以及第二减速(second deceleration, D2)级 112。所述束线组件非常类似于一系列操纵光束的光学透镜，可在使离子束10转向目标晶圆之前过滤并聚焦离子束10。在离子植入期间，目标晶圆通常安装于压板114上，压板114 可借助于一设备(有时称为“roplat”)在一或多个维度上移动(例如，平移、旋转及倾斜)。离子植入器系统100亦可包含系统控制器116，其经程式化以控制系统100的组件中的其中的一个或多个。系统控制器116可连接至前面所提及的系统组件中的一些或所有组件，并与之通信。举例而言，系统控制器116可调整植入离子所借助的能量，以获得所要的植入深度。系统控制器116可包含处理器118，其执行用于实施所揭示的方法的一个或多个步骤的指令。尽管未图示，但系统100可还包含基板冷却部分，用于在植入处理之前或处理期间使基板保持在所要的温度。基板冷却可结合分子碳的植入而使用。此做法在分子碳植入剂量相对较低的情况下尤其有利。现参看图2，说明例示性半导体结构120的剖面，半导体结构120包括基板122、应变(亦即，含碳)层128、覆于应变层1 上的升起式S/D区130、闸极区132及通道区134。 依据技术“节点”(亦即，转折点)，可以多种厚度及面积提供应变层128(实际上为晶体管的S/D区)。举例而言，在32纳米(nm) CMOS节点中，应变层128的厚度可自约40nm至约 140nm。升起式S/D层通常约为此值的25%至30%，但依据升起式S/D可能服务的其他需要，所述层可较厚。32nm节点中的升起式S/D方案将等于或小于约30nm至40nm。然而，若硅的硅化物消耗较高，则此值可较厚。参看图3，将描述用于形成图2的结构的处理。在步骤200处，提供半导体基板，且在指定的通道区134上方施加遮罩层(未图示)。提供遮罩层是为了防止碳离子随后植入至通道区中。在步骤300处，使用低温离子植入技术和/或分子碳植入技术将碳离子植入基板 122中。植入步骤可使用足以将碳离子置放于基板内的所要深度的植入能量。请注意，步骤300可包含多个离子植入步骤。在使用多个植入步骤的情况下，能量位准和/或植入时间可在不同步骤之间变化，以达成半导体结构中的所要的最终植入轮廓。将了解，碳植入步骤应以产生紧密邻近于通道区134以便使通道载流子上的应变增至最大的应变层128的方式执行。使通道上的应变增至最大，可使得通道区中的电子迁移率增强，从而增强导电率。一旦碳植入处理完成，便可在步骤400处使所述结构退火，以致使所植入的碳离子占据Si基板晶格上的位置，从而引起所要的应力。退火步骤亦确保碳离子将保留于晶格上，而不沉淀。步骤400可包括一或多个退火步骤。退火步骤可包括毫秒退火步骤，其可包含尖峰退火(spike annealing)、雷射退火(laser annealing)和/或闪蒸退火 (flash annealing)。其他适当退火类型的实例包含固相磊晶退火(solid phase epitaxy anneal)，其通常为相对较长的低温退火。可接受的退火处理的标准为再结晶应快于原子扩散至另一所植入离子从而形成沉淀所花费的平均时间。此标准随非晶及结晶材料中的离子的植入剂量、温度、时间及扩散率而变。在一实施例中，在碳离子植入步骤(步骤300)之后不立即执行退火步骤(步骤 400)。而是，可在形成及掺杂升起式S/D区之后执行单一退火步骤(见下文的步骤700)。 此单一退火步骤可用于激活S/D区，且致使应变层中所植入的碳离子占据Si基板晶格上的位置，以引起所要的应力。在步骤500处，形成升起式S/D区。用于形成升起式S/D区的例示性处理可包括 (1)经掺杂/未经掺杂的硅在S/D区上的化学气相沉积(chemical vapor deposition, CVD), (2)硅的磊晶生长，(3)硅的原子层沉积(atomic layer deposition, ALD), ^ (4)硅的等离子体气相沉积(plasma vapor deposition, PVD)。在步骤600处，使用将一或多种掺杂剂材料植入在闸极区132的任一侧以及应变层1 上方的升起式S/D区130中的离子植入步骤来掺杂升起式S/D区。适当的掺杂剂的实例包含As、P及锑(Sb)。在此植入处理期间，再次遮蔽通道区134，以使掺杂剂离子在通道区134中的存在减至最少。在步骤700处，可使用一或多个退火步骤来激活升起式S/D区130。此等退火步骤中的一或多个可为毫秒退火步骤，包含雷射退火或闪蒸退火、固相磊晶和/或RTP尖峰退火。作为所指出的退火程序(亦即，其中使用单独的退火步骤来使应变层及升起式S/ D区退火)的替代方案，可在升起式S/D区形成并掺杂之后执行所有退火步骤。此技术可产生更高效的总体处理，同时仍在应变层128中施加所要的应变。图4为显示针对多种不同的引起应变的植入离子及引起应变的植入离子的组合， 作为应变层128中的深度的函数的％应变的例示性应变曲线图。在所说明的曲线图中， “Cs”为碳取代浓度(Y轴)。晶体管的通道区中的侧向应变与此浓度成比例。X轴为进入晶体管中的深度。图4间接说明沿晶体管的横剖面移动的通道区中的应变分布的轮廓。所述曲线图显示对于各种植入候选物(例如，碳-800、冷碳-900、乙烷-1000、冷乙烷-1100、 锗-碳-1200、锗-冷碳-1300、锗-乙烷-1400、锗-冷乙烷-1500)，应变可如何累积至基板中达约60nm的深度。如可看到，可藉由将各种离子及离子组合植入基板中，接着再结晶(亦即，退火) 以在结构中达成高位准的应变，来形成应变层。然而，通常，必须对所述结构执行额外的处理步骤，以便建构完成的装置。举例而言，当S/D区随后植入有掺杂剂且经尖峰退火时，应变层中的应变可显著减少，其可能影响应变层的有效性。图5为说明在掺杂剂的植入之后应变层128中的应变损失的例示性应变曲线图。 与图4相比，图5显示针对应变层植入与S/D区植入的特定组合，应变层128中的应变如何受影响。在图5中，S/D区掺杂有磷(例如，Ge-C-P-1600、C-P-1700、GE-冷C-P-1800、 GE-乙烷-P-1900、乙烷-P-2000、GE-冷乙烷 _Ρ_2100、7令乙烧-Ρ-2200、GE-Hi C-P-2300、GE-冷 Hi C-P-2400)。如可看到，随着磷的添加，Cs(且因此应变)显著减少。举例而言，将图4中的第一数据集(标记为“C”-800)与图5中的第二数据集(标记为“C-P”-1700)进行比较，可看出Onm至35nm深度的区中的取代碳浓度(类推至应变)自约降低至约0. 3%。所揭示的方法减少此掺杂剂离子对应变层128中的应变的影响。使用所揭示的方法，将掺杂剂离子(例如磷)置放于升起式S/D区130中可在应变层128中导致较少掺杂剂离子，且因此，可在应变层中维持较高的应变位准。此又导致较大的通道载流子迁移率及电流。图6显示高解析度XRD摇摆曲线，其显示具有相对较高位准的取代碳的较厚的 Si:C层，所述Si:C层具有与下伏的Si基板的良好界面。此图显示使用所揭示的方法可产生高品质SiC层(亦即，与使用磊晶技术所建构的层一样好或较之更好的层)。所揭示的使用C离子的冷植入接以升起式S/D区的形成的方法使驻留于Si基板晶格上的C原子的量增至最大，且减少植入处理对基板造成的总体损坏。当使用C形成应变层时，有利的是移去尽可能多的Si原子，以使可占用Si晶格点的C原子的数目增至最大。 与其他植入技术相比，冷植入技术导致基板的更澈底非晶化(亦即，更多Si原子被移去且可由C原子代替)。在退火之后，经冷植入的基板显示较少的残余损坏，因为诸如空位、未占用的点等缺陷有较大可能在再结晶(亦即，退火)期间被填充，因为较大浓度的C原子因冷植入而存在。因此，不仅减少Si基板中的缺陷数目，而且基板表面亦在退火步骤期间更好地“愈合”，从而增强上面可形成随后的升起式S/D区的表面的光滑性。使用先前技术，Si基板中由植入步骤引起的较大数目的缺陷可在随后的上覆升起式S/D区的磊晶形成期间复合。此又可导致不合意地降低的总体良率。参看图7A，显示使用先前技术植入的例示性基板136具有不均勻的上表面138，其形成基板136与例示性升起式S/D区140之间的界面。现参看图7B，显示使用所揭示的方法处理的例示性基板142。所述基板的上表面144大体上较光滑，具有较少缺陷，从而形成基板142与升起式S/D区146 之间的较佳界面。由于经植入的Si基板具有较光滑的表面，因此基板142与升起式S/D区 146之间形成较佳界面，其因此产生较佳的升起式S/D品质及装置良率。将了解，除引起应变层128中的应变之外，碳离子可提供额外益处，因为其可在将 P用作升起式S/D区130中的掺杂剂时充当磷(P)的扩散障壁。P具有作为掺杂剂的合意特性(例如，较低的薄层电阻民)，但P亦具有扩散穿过P植入的材料的倾向。合意的是使掺杂剂扩散减至最少，以便使诸如短通道效应(short-channel effect)及泄漏等负面效应减至最少。因此，通常将砷(As)用作掺杂剂以代替P，因为As不具有相同的扩散趋势。然而，在应变层128中使用C使得能够在掺杂剂层中使用P，而无前面所提及的扩散。由于用 P比用As可达成较低的薄层电阻，因此对于用于升起式S/D区130中而言，P更合意。可藉由(例如)在能够被能执行指令的机器读取的电脑可读储存媒体上有形地实施指令程式，而使本文所描述的方法自动化。通用电脑(general purpose computer)为此机器的一实例。此项技术中熟知的适当储存媒体的非限制性例示性清单将包含诸如可读或可写CD、闪存芯片(flash memory chip)(例如随身碟(thumb drive))、各种磁性储存媒体
寸； ε且。虽然已参考某些实施例而揭示了本发明，但在不脱离如附加的申请专利范围中所界定的本发明的领域及范畴的情况下，对所描述的实施例的大量修改、更改及改变是可能的。因此，本发明不欲限于所描述的实施例，相反，本发明具有由附加的申请专利范围及其均等物的语言界定的完整范畴。可自动或者完全或部分地回应于使用者命令而执行此处的功能及处理步骤。回应于可执行指令或装置操作而执行自动执行的活动(包含步骤)，而无需使用者直接起始所述活动。图1至图3的系统及处理并非排他性的。可根据本发明的原理得出其他系统、处理及选单，以实现相同目标。尽管已参考特定实施例描述了本发明，但将理解，本文所显示并描述的实施例及变化形式仅用于说明目的。在不脱离本发明的范畴的情况下，本领域技术人员可实施对当前设计的修改。在替代实施例中，处理及应用程式可位于存取链接图1 的元件的网路的一或多个(例如分布式)处理装置上。另外，图中所提供的任何功能及步骤可在硬体、软体或上述两者的组合中实施，且可驻存于位于链接图1的元件的网路或另一链接网路(包含网际网路)的任何位置的一或多个处理装置上。
权利要求
1.一种用于形成具有升起式源极/漏极区的半导体装置的方法，包括 提供半导体结构，其包括具有通道区的硅基板；在所述半导体结构内形成应变层，所述应变层位于所述通道区的任一侧，所述应变层是藉由离子植入步骤而形成，所述离子植入步骤包括冷碳离子植入或分子碳离子植入；藉由在所述应变层中的每一个上沉积硅层，而在所述应变层上方形成升起式源极/漏极区；掺杂所述升起式源极/漏极区；以及使所述半导体结构退火，以激活所述升起式源极/漏极区。
2.根据权利要求1所述的方法，其中所述形成应变层的步骤包括多个离子植入步骤。
3.根据权利要求2所述的方法，其中在自约+15°C至-100°C的温度下执行所述冷离子植入步骤。
4.根据权利要求2所述的方法，其中所述离子植入步骤包括使用分子碳的离子植入技术。
5.根据权利要求1所述的方法，其中所述掺杂步骤包括将包括磷、砷及锑中的至少一个的离子植入所述升起式源极/漏极区中。
6.根据权利要求1所述的方法，还包括在所述形成应变层的步骤之后，且在所述在所述应变层中的每一个上沉积硅层的步骤之前，执行应变层退火步骤。
7.根据权利要求6所述的方法，其中所述应变层退火步骤包括毫秒退火技术。
8.根据权利要求6所述的方法，其中所述使所述半导体结构退火以在所述应变层中产生应变的步骤包括多个退火步骤。
9.根据权利要求1所述的方法，其中所述使所述半导体结构退火以激活所述升起式源极/漏极区的步骤包括毫秒退火技术。
10.根据权利要求1所述的方法，其中所述形成应变层的步骤包括在所述基板内的不同深度植入C离子的多个离子植入步骤。
11.一种用于形成具有升起式源极/漏极区的半导体装置的方法，包括 提供半导体结构；使用多个离子植入步骤在所述半导体结构内形成多个应变层，所述多个离子植入步骤包括冷碳离子植入或分子碳离子植入，所述应变层位于所述结构的通道区的任一侧；在所述多个应变层中的每一个上沉积硅层，以在所述应变层上方形成多个升起式源极 /漏极区；掺杂所述多个升起式源极/漏极区；以及使用毫秒退火技术使所述半导体结构退火，以激活所述升起式源极/漏极区。
12.根据权利要求11所述的方法，其中所述形成多个应变层的步骤包括多个离子植入步骤。
13.根据权利要求11所述的方法，其中在自约+15°C至_100°C的温度下执行所述冷离子植入步骤。
14.根据权利要求11所述的方法，其中所述离子植入步骤包括使用分子碳的离子植入技术。
15.根据权利要求11所述的方法，其中所述掺杂步骤包括将包括磷、砷及锑中的至少一个的离子植入所述升起式源极/漏极区中。
16.根据权利要求11所述的方法，还包括在所述形成多个应变层的步骤之后，且在所述在应变层中的每一个上沉积硅层的步骤之前，执行应变层退火步骤。
17.根据权利要求16所述的方法，其中所述应变层退火步骤包括毫秒退火技术。
18.根据权利要求16所述的方法，其中所述应变层退火步骤包括多个退火步骤。
19.根据权利要求11所述的方法，其中所述使所述半导体结构退火以激活所述升起式源极/漏极区的步骤包括毫秒退火技术。
20.根据权利要求11所述的方法，其中所述形成多个应变层的步骤包括在所述半导体结构内的不同深度处植入C离子的多个离子植入步骤。
全文摘要
揭示一种用于增强半导体结构的通道区中的张应力的方法。所述方法包含执行一或多个冷碳或分子碳离子植入步骤，以在所述半导体结构内植入碳离子，从而在通道区的任一侧形成应力层。接着在所述应变层上方形成升起式源极/漏极区，且使用随后的离子植入步骤来掺杂所述升起式源极/漏极区。毫秒退火步骤激活应变层及升起式源极/漏极区。应变层增强半导体结构的通道区内的载流子迁移率，同时所述升起式源极/漏极区使所述应变层中因随后掺杂剂离子在所述升起式源极/漏极区中的植入而导致的应变减至最小。
文档编号H01L21/265GK102439703SQ201080022218
公开日2012年5月2日 申请日期2010年4月23日 优先权日2009年5月1日
发明者克里斯多夫·R·汉特曼, 海伦·L·梅纳德, 迪帕克·瑞曼帕 申请人:瓦里安半导体设备公司