专利名称：用于将ic晶粒或晶片接合到tsv晶片的双载体的制作方法
技术领域：
公开的实施例涉及集成电路(IC)组装エ艺，并更具体涉及将晶粒或晶片结合/键合到包含TSV的晶片。
背景技术：
为了使用标准倒装组装技术以面对面方式堆叠IC晶粒，通过将第一变薄IC晶粒然后将第二变薄IC晶粒(例如，25到150 u m厚的变薄晶粒)结合到封装衬底(例如PCB)上，组装以连续方式常规执行。在典型的装配中，第一 IC晶粒可以是包含TSV的晶粒，该晶粒面向上(即，有源电路/顶侧)安装在封装衬底的表面上，其中TSV形成与封装衬底表面上焊 盘的接合点。然后一般执行毛细管底部填充。第二 IC晶粒然后一般倒装(FC)安装到第一IC晶粒的顶侧。伴随该常规顺序堆叠晶粒组装技术的问题包括伴随经凸点的晶粒到晶粒接合的困难，因为安装在封装衬底上的第一 IC晶粒可以具有显著的翘曲/弓形。另外，由于两个IC晶粒都变薄并且顶侧在组装期间暴露，因此IC晶粒处理一般是困难的，并可以由于破裂的IC晶粒或IC晶粒的刮擦导致收得率损失。堆叠晶粒也可以由晶粒到晶片方法(D2W)形成。在ー个已知的D2W方法中，晶粒-晶片堆叠通过使用结合到TSV晶片顶侧的载体晶片使TSV晶片变薄(例如，到〈100 y m厚)，从而在TSV晶片的底侧上暴露TSV尖端。然后移除载体晶片，并然后将IC晶粒结合到变薄TSV晶片的顶侧。然而，变薄TSV晶片的翘曲可以使与IC晶粒的接合/结合复杂化。例如，如在本领域中已知，翘曲导致不重合/未对准的接合，这些接合减少触点面积，这提高接合点的触点电阻，特别是对于细距焊盘，并可以甚至导致开路触点。此外，常规的薄晶粒-晶片堆叠难以处理，这可以导致刮擦和破裂的可能性。在第ニ已知D2W方法中，变薄的IC晶粒结合到TSV晶片的顶部，并且然后使TSV从它的底侧变薄，从而在TSV晶片的底侧上暴露TSV。由于在TSV晶片尖端暴露期间TSV晶片的翘曲/弯曲(其随着晶片变薄开始而増加)，因此该第二已知D2W方法可以导致显著的TSV尖端高度变化，包括跨个体IC晶粒的显著高度变化，这可以在晶粒堆叠的TSV尖端到封装衬底的随后结合期间导致结合问题。晶片到TSV晶片(W2W)的结合分担上面关于D2W方法描述的相同挑战中的ー些。因此，需要将晶粒或晶片结合到包含TSV的晶片的新组装エ艺。
发明内容
公开的实施例提供针对如下问题的解决方案即将晶粒或晶片结合到包含TSV的晶片从而形成包含电子制品的堆叠TSV晶片时的上述翘曲/弓形和刮擦，这些电子制品可以被切成单个从而形成包括至少ー个TSV晶粒的薄晶粒堆叠。使用具有第一脱粘温度的第一粘合材料，将第一载体晶片安装到包含多个IC晶粒的TSV晶片的顶面。然后使TSV晶片从它的底侧变薄以形成变薄的TSV晶片，从而暴露嵌入的TSV尖端。由于平坦载体晶片在变薄期间支撑TSV晶片，因此导致的TSV尖端高度变化与上面描述的第二 D2W方法相比显著減少。由于第一载体晶片仍结合到TSV晶片的顶部，所以然后使用第二粘合材料将第二载体晶片安装到TSV晶片的底侧，从而将TSV晶片夹在中间。第二粘合材料具有比第一粘合材料的脱粘温度高的第二脱粘温度。然后通过加热到高于第一脱粘温度但低于第二脱粘温度的温度，将第一载体晶片从TSV晶片的顶侧选择性移除，因此第二载体晶片保持附着到TSV晶片。可以包含单个化的IC晶粒或晶片的至少ー个第二 IC晶粒然后在变薄TSV晶片的顶侧上结合到多个TSV晶粒，从而形成包含电子制品的堆叠TSV晶片。由于在单个化的IC晶粒或晶片的结合期间TSV晶片由第二载体晶片支撑，因此翘曲/弓形显著減少，这降低接 合点的接点电阻，并且导致改善通过包含电子制品的堆叠TSV晶片的单个化切割(例如锯切)生成的单个化的堆叠IC晶粒的电路性能和可靠性。
公开的实施例參考附图描述，其中图I是根据公开实施例的流程图，示出示例方法中的步骤，该方法用于从包括多个TSV晶粒的TSV晶片形成包含电子制品的堆叠TSV晶片，该多个TSV晶粒中每个都包括具有嵌入的TSV尖端和至少ー个第二 IC晶粒的TSV前体。图2A-G根据公开实施例示出与示例双载体FC方法关联的连续剖面图，该示例双载体FC方法用于形成晶粒-TSV晶片堆叠或晶片-TSV晶片堆叠。图3A-H根据公开实施例示出与示例无模具组装流程关联的连续剖面图，该示例无模具组装流程用于从晶粒-晶片堆叠形成单个化的晶粒堆叠，并然后将单个化的晶粒堆叠结合到封装衬底。图4A-I根据公开实施例示出与示例含模具组装流程关联的连续剖面图，该示例含模具组装流程用于从晶粒-晶片堆叠形成单个化的晶粒堆叠，并然后将单个化的晶粒堆叠结合到封装衬底。图5是示例的粘度对温度图表，示出可以与公开实施例一起使用的提供不同脱粘温度的一些粘合材料。
具体实施例方式公开的实施例包括双载体晶片方法，该方法用于紧接着单个化提供多个单个化的堆叠IC晶粒，形成包含电子制品的堆叠TSV晶片。如在此使用的，“TSV晶片”包括顶侧和底侧，该顶侧包括在其上形成的多个TSV晶粒，该多个TSV晶粒包含有源电路和包括嵌入的TSV尖端的“TSV前体”。术语“TSV前体”指代在从TSV晶片的底侧变薄之后足以提供到TSV尖端的电气接入的结构，因此TSV前体提供贯穿衬底的导电性。如在本领域中已知的，有源电路一般包含电路元件，该电路元件包括晶体管、ニ极管、电容器和电阻器，以及将这些各种电路元件互连的信号线和其它导体。图I是根据公开的实施例示出示例双载体方法100中的步骤的流程图，该示例双载体方法100用于从TSV晶片形成包含电子制品的堆叠TSV晶片。步骤101包含使用具有第一脱粘温度的第一粘合材料将第一载体晶片安装到TSV晶片的顶侧上。载体晶片例如可以包括石英和硅。TSV晶片一般是在此定义的厚晶片，从而具有至少100 u m的厚度，即通常至少200 u m (例如，500到800 y m)厚。在步骤102中，使TSV晶片从它的底侧变薄，从而形成变薄的TSV晶片。TSV晶片一般变薄到至少25 u m,通常从25 ii m到150 u m的厚度。变薄包括将嵌入的TSV尖端从变薄的TSV晶片的底侧暴露，从而形成暴露的TSV尖端。在一个实施例中，暴露的TSV尖端从TSV晶片的底侧突出至少5 u m，例如5到50 u m。在另ー实施例中，TSV尖端不从TSV晶片的底侧突出，并且在该晶片底侧上的重分配层(RDL)提供到暴露的TSV尖端的接触。
步骤103包含使用第二粘合材料，将第二载体晶片安装到变薄的TSV晶片的底侧。第二粘合材料具有比第一脱粘温度高的第二脱粘温度，因此在第一粘合剂脱粘从而允许第ー载体晶片移除时，第二粘合剂维持其载体晶片的附着。脱粘温度的差一般至少10°c，并且更典型是至少20°c，例如50°C或更高。相应的粘合剂可以在每个情况下从热塑塑料、热固塑料、用光(例如UV)可固化聚合物的选项中选择。步骤104包含加热变薄的TSV晶片到高于第一脱粘温度的温度，从而将第一载体晶片从变薄的TSV晶片移除。步骤104中的温度低到足以保持第二粘合剂在适当位置使得第二载体晶片仍然附着。例如，在一个实施例中，例如通过加热到约250°C, 一旦第一粘合剂的粘度降至约IOOPa S (或更低)，而选择的第二粘合剂在所选脱粘温度稳定，可以发生第一粘合剂的选择性脱粘。溶剂处理可以应用于移除残余的第一粘合剂。步骤105包含将第二 IC晶粒结合到在变薄的TSV晶片的顶面上形成的TSV晶粒，从而形成包含电子制品的堆叠TSV晶片。第二 IC晶粒可以包含一个或更多单个化的第二IC晶粒。在该实施例中，包含电子制品的堆叠TSV晶片包含晶粒-TSV晶片堆叠。第二 IC晶粒也可以包含晶片，该晶片包含多个第二 IC晶粒。在该实施例中，包含电子制品的堆叠TSV晶片包含晶片-TSV晶片堆叠。结合可以是FC结合。在其它实施例中，例如在第二 IC晶粒包括TSV时，第二 IC晶粒可以将顶侧(即有源电路侧)在TSV晶片的顶面上结合。尽管在此一般描述的其中第二IC晶粒结合到变薄的TSV晶片，但本领域技术人员会认识到包括多个堆叠的第二 IC晶粒的晶粒或晶片堆叠(例如，2、3个或更多晶粒和/或晶片的堆叠)可以基于在此公开的方法学结合到变薄的TSV晶片。第二载体晶片可以然后从包含电子制品的堆叠TSV晶片移除。第二粘合剂可以用各种方式移除，包括热和非热方式(例如激光移除)。在第二载体晶片移除之后，包含电子制品的TSV晶片可以被切割成单个(例如锯切)从而形成多个堆叠的IC晶粒，这些多个堆叠的IC晶粒可以然后安装到封装衬底(例如有机衬底)上，如下面关于若干例子实施例描述的。图2A-G根据公开的实施例示出与示例双载体FC方法关联的连续剖面图，该示例双载体FC方法用于形成包含电子制品的TSV晶片。为简单，常规介电村里和针对具有金属填充物例如铜的TSV存在的金属扩散势垒层都没有在这里提供的图中示出。此外，如上面提到，尽管公开的实施例可以一般被描述为FC组装方法，但在安装到变薄TSV晶片上的第ニ IC晶粒或包括第二 IC晶粒的晶片自身包括TSV时，该第二晶粒可以顶侧/面向上安装。在完成晶片エ厂加工(例如钝化加工)之后，具有嵌入的TSV 203和多个TSV晶粒的TSV晶片202在图2A中示出。在图中的“FS”对应晶粒或晶片的前/顶侧，而“BS”对应晶粒或晶片的后/底侧。如在图2B中示出的，使用具有第一脱粘温度的第一粘合材料206将第一载体晶片205安装到TSV晶片202的顶侧。图2C示出在TSV晶片变薄(例如背磨)从而形成包含TSV 203的变薄TSV晶片202’之后的图示，TSV 203具有暴露的TSV尖端203(a)。图2D示出在使用第二粘合材料207将第二载体晶片215安装到变薄的TSV晶片202’的底侧之后的剖面图。如上面描述，第二粘合材料207具有比第一脱粘温度高的第二脱粘温度。图2E示出在允许第一载体晶片205从变薄TSV晶片202’移除的加热之后的剖面图。第二载体晶片215由第二粘合剂207保持附着到变薄的TSV晶片202’。
如上面描述，第二 IC晶粒可以包含一个或更多单个化的IC晶粒。在该实施例中，包含形成的电子制品的堆叠TSV晶片包含晶粒-TSV晶片堆叠。图2F示出在将示作晶粒2218的已单个化第二 IC晶粒结合到在变薄TSV晶片202’的顶侧上形成的多个TSV晶粒的前侧，从而形成晶粒-晶片堆叠之后的剖面图。晶粒2218被示出具有用于FC接合的多个结合导体(凸起)210。晶粒2可以是半导体1C、MEMS器件或包含MEMS的1C，或无源器件。如上面描述，第二 IC晶粒也可以包含晶片，该晶片包含多个第二 IC晶粒。在该实施例中，包含形成的电子制品的堆叠TSV晶片包含晶片-TSV晶片堆叠。图2G示出在将包含示作晶粒2218的多个第二 IC晶粒的晶片261结合到在变薄TSV晶片202’的顶侧上形成的多个TSV晶粒的前侧，从而形成晶片-TSV晶片堆叠之后的剖面图。晶粒2218被示出为具有用于FC接合的多个结合导体(凸起)210。如上面提到的，晶粒2218可以是半导体IC、MEMS器件或包含MEMS的1C，或无源器件。可固化的介电膜(CDF)213在图2F中的晶粒2218和变薄TSV晶片202’的FS之间示出，并在图2G中的晶片261和变薄TSV晶片202’的FS之间示出。CDF 213允许压合，从而使用挤压カ(压力)来同时形成接合点以及形成底部填充材料，该压力足以导致用于晶粒2218上FC接合的凸起210穿透进入⑶F层213，从而在凸起210和变薄TSV晶片202’顶侧上TSV晶粒的FS上的结合特征之间形成金属接合点，其中的热足以导致CDF 213形成底部填充层(例如交联)。在压合期间典型的热压条件可以包含150_180°C的温度、35-133Kgf/cm2挤压期间的力/面积(压强)，以及在100-180秒(sec)之间的挤压时间。因此，在该实施例中，常规底部填充エ艺，例如毛细管底部填充或不导电胶(NCP)エ艺不是必需的。⑶F 213可以被施加(例如层压)到晶粒2218的顶/前侧(FS)。⑶F材料在固化之前一般提供低熔化粘度，例如低于500到1，000帕-秒(Pa S)，以及快速可固化性，例如针对在至少180°C温度的30秒固化时间。⑶F 213可以包括可选的填料，其中填料的重量(wt. )%在一个实施例中基于将⑶F的热膨胀系数(CTE)与层压区表面的CTE匹配。⑶F213的厚度一般经计算以用额外的厚度量填充标称的底部填充缝隙区，从而反映可制造性裕度。例如，如果底部填充缝隙是10 u m,那么⑶F的厚度可以是从15到20 u m。⑶F材料可以包括焊剂。如在本领域中已知，焊剂指代能够清除氧化物并使金属(例如铜)能够与焊料一起润湿的化学或物理有效的配方。在结合导体包括高度可氧化的金属例如铜的时候，焊剂一般包括在CDF中。金属接合点不在该步骤形成。如下面描述的，CDF使热压成为可能，从而形成底部填充层并在单个组装步骤中提供結合。图3A-H根据公开的实施例示出与示例无模具组装流程关联的连续剖面图，该示例无模具组装流程用于从晶粒-晶片堆叠形成单个化的晶粒堆叠，并然后将单个化的晶粒堆叠结合到封装衬底。封装衬底可以包含例如有机或陶瓷印刷电路板(PCB)。图3A示出剖面图，该剖面图示出第二载体晶片215从图2F中示出的晶粒-晶片堆叠移除。图3B示出剖面图，该剖面图示出载体无晶片的晶粒-晶片堆叠安装到切片膜315上。图3C-E示出无模具毛细管底部填充流程组装选项。图3C示出在将图3B中示出的晶粒-晶片堆叠进行晶片锯切，从而提供多个单个化堆叠晶粒之后的結果。图3D示出使用包含TC结合或质量回流的エ艺，将单个化的堆叠晶粒安装到包括焊盘302的封装衬底301上。图3E示出在毛细管底部填充之后导致的结构，从而在单个化的堆叠晶粒的底部和衬底301的表面之间缝隙区中布置底部填充313。图3F-H示出无模具预施加的底部填充组装选项。图3F示出在图2F中示出的晶粒-晶片堆叠和切片膜315之间放置⑶F膜321。图3G示出在锯切图3F中示出的晶粒-晶片堆叠之后提供的单个化堆叠晶粒。图3H示出将单个化堆叠晶粒放置在封装衬底上之后·导致的结构，以及导致单个化堆叠晶粒结合到封装衬底上焊盘的压合，并也示出单个化堆叠晶粒和封装衬底之间源自CDF 321的底部填充材料的形成。图4A-I根据公开的实施例示出与示例含模具组装流程关联的连续剖面图，该示例含模具组装流程用于从晶粒-晶片堆叠形成单个化的晶粒堆叠，并然后将单个化的晶粒堆叠结合到封装衬底。图4A示出在模具材料410施加到图2F中示出的晶粒-晶片堆叠之后的图示。图4B示出剖面图，该剖面图示出第二载体晶片215从晶粒-晶片堆叠移除。图4C示出将模塑的晶粒-晶片堆叠TSV尖端203 Ca)侧面向上安装在切片膜315上。图4D-E示出包含模具的毛细管底部填充流程的组装选项。图4D示出在将图4C中示出的模塑晶粒-晶片堆叠晶片锯切，从而提供包含切割堆叠晶粒的多个模具之后的结果。图4E示出使用包含TC结合或质量回流的エ艺，将包含切割堆叠晶粒的模具安装到包括焊盘302的封装衬底301上。图4F示出在毛细管底部填充之后导致的结构，从而公开切割堆叠晶粒的底部和衬底301的表面之间缝隙区中的底部填充313。图4G-I示出无模具预施加的底部填充组装选项。图4G示出将⑶F膜321放置在模塑晶粒-晶片堆叠的TSV尖端侧上，并将模塑晶片堆叠TSV尖端侧面向上安装在切片膜315上之后的结构。图4H示出在锯切图4G中示出的切片膜315上的模塑晶粒-晶片堆叠之后提供的模塑单个化堆叠晶粒。图41示出将模塑的单个化堆叠晶粒放置在封装衬底上之后导致的结构，以及导致单个化堆叠晶粒结合到封装衬底301上焊盘302的压合，并也示出模塑的单个化堆叠晶粒和封装衬底301之间源自CDF 321的底部填充材料的形成。如上面描述，尽管突出的TSV尖端203 (a)在上面示出，但在本发明的其它实施例中，TSV 209可从TSV晶片的底侧电气接入，但不从晶片的底侧突出，例如在包括RDL吋。例子本发明的实施例由下面具体的例子进ー步说明，这些具体例子不应解释为以任何方式限制本发明实施例的范围或内容。图5是可以一般用作在此描述的结合粘合剂的三种不同示例粘合材料的粘度对温度rc)的图。粘合剂A可以用于较低脱粘温度粘合剂，并且粘合剂B或C用于较高脱粘温度粘合剤。如在此使用的软化温度指代这样的温度在该温度的粘度是抵抗脱粘需要的最小粘度，例如至少200Pa .S。曲线A是由MO,斯普林菲尔德(Springeld)的Brewer Science公司制造的Brewer Science WaferBOND HT-10. 10涂层的粘度曲线。曲线B和C为其它材料提供粘度曲线，这些其它材料提供比曲线A中示出的脱粘温度高的脱粘温度。—种示例较高脱粘温度粘合剂源自Sumitomo 3M,该粘合剂是UV固化粘合剂。UV固化液体粘合剂可以类似于HT10. 10那样使用，用于载体晶片附加。由于这样，通过激光曝光从而在到玻璃的边界上形成小泡，继之以通过移除带从晶片移除，UV固化粘合剂可能从玻璃或其它载体移除。Sumitomo 3M由Sumitomo 3M Ltd.公司制造,具有抗约250°C的脱粘的防热能力，如在图5中为曲线B和C示出的。在示例顺序中，较高脱粘温度的第二粘合剂被添加到TSV晶片，TSV晶片在另ー侧面上具有较低结合温度粘合剂，类似于图2D中示出的。第二粘合剂然后UV固化。第一粘合剂然后被选择性移除，例如为第一粘合剂HT10. 10在200°C左右移除，同时留下由第二粘合剂附着的第二载体晶片。在晶粒附着到TSV晶片从而形成晶粒-晶片堆叠之后，激光曝 光可以用于形成气泡，从而在晶粒-晶片堆叠的单个化之前从晶粒-晶片堆叠移除玻璃载体和UV固化的材料，以形成单个化的堆叠晶粒。本发明的实施例可以整合到各种エ艺流程中，从而形成各种器件和相关产品。半导体衬底可以在其中和/或其上的层包括各种元件。这些可以包括势垒层、其它介电层、器件结构、包括源区、漏区、位线、基板、发射极、集电极、导线、导电通孔的有源元件和无源元件等。此外，本发明的实施例可以用于包括双极、CMOS、BiCMOS和MEMS的各种エ艺。因此意图覆盖具有在示例实施例背景下描述的特征或步骤的ー个或更多的不同组合的实施例，示例实施例具有这样的特征或步骤的全部或仅ー些。本领域技术人员意识到许多其它实施例和变化在要求保护的本发明范围内也是可能的。
权利要求
1.ー种形成堆叠电子制品的方法，包含 使用具有第一脱粘温度的第一粘合材料，将第一载体晶片安装到贯穿衬底通孔(TSV)晶片的顶侧，所述TSV晶片包括TSV晶粒； 使所述TSV晶片从所述TSV晶片的底侧变薄，从而形成变薄TSV晶片，其中所述变薄包括在所述TSV晶片上暴露嵌入的TSV尖端，从而形成暴露的TSV尖端； 使用第二粘合材料将第二载体晶片安装到所述底侧，其中所述第二粘合材料具有高于所述第一脱粘温度的第二脱粘温度； 将所述变薄TSV晶片加热到高于所述第一脱粘温度的温度，从而从所述变薄TSV晶片移除所述第一载体晶片；以及 将至少ー个第二 IC晶粒结合到在所述变薄TSV晶片的所述顶侧上的所述TSV晶粒，从而形成包含电子制品的堆置TSV晶片。
2.根据权利要求I所述的方法，其中所述第一粘合材料和所述第二粘合材料都包含热塑性塑料。
3.根据权利要求I所述的方法，其中所述暴露的TSV尖端是从所述变薄TSV晶片的底侧突出至少5 u m的突出TSV尖端。
4.根据权利要求I所述的方法，进ー步包含在所述第二IC晶粒和所述TSV晶片的所述顶侧之间提供可固化介电膜即CDF ;并且其中所述结合所述第二 IC晶粒包含热压エ艺，所述热压エ艺在单个エ艺步骤中提供压缩模塑从而从所述CDF形成底部填充，并提供接合以结合所述第二 IC晶粒从而形成所述包含电子制品的堆叠TSV晶片。
5.根据权利要求I所述的方法，其中所述形成所述包含电子制品的堆叠TSV晶片进一步包含在所述第二 IC晶粒的所述结合之后，用底部填充材料或不导电胶进行底部填充。
6.根据权利要求4所述的方法，其中所述结合所述第二IC晶粒包含倒装结合。
7.根据权利要求4所述的方法，其中所述第二IC晶粒包含多个TSV，并且其中所述结合所述第二 IC晶粒包含所述第二 IC晶粒的面向上結合。
8.根据权利要求I所述的方法，进ー步包含 从所述包含电子制品的堆叠TSV晶片移除所述第二载体晶片；以及 将所述包含电子制品的堆叠TSV晶片锯切，从而形成多个单个化的堆叠IC晶粒。
9.根据权利要求8所述的方法，进ー步包含 将所述多个单个化的堆叠IC晶粒的至少ー个结合到在其上具有平面焊盘的封装衬底，以及 用底部填充材料或不导电胶进行毛细管底部填充。
10.根据权利要求8所述的方法，其中所述暴露的TSV尖端是从所述变薄TSV晶片的所述底侧突出至少5 u m的突出TSV尖端，所述方法进ー步包含 在所述锯切之前在所述突出TSV尖端上提供可固化介电膜即CDF， 在其上具有平面焊盘的封装衬底上放置所述多个单个化的堆叠IC晶粒的至少ー个，以及 包含热压エ艺的结合，所述热压エ艺在单个エ艺步骤中提供压缩模塑从而从所述CDF形成底部填充，并提供接合从而将所述单个化的堆叠IC晶粒的所述突出TSV尖端结合到所述封装衬底的所述平面焊盘。
11.根据权利要求I所述的方法，进ー步包含 形成模具层，包含在所述结合所述第二 IC晶粒之后将模具材料二次模塑，从而覆盖所述第二 IC晶粒； 从所述包含电子制品的堆叠TSV晶片移除所述第二载体晶片，以及 将所述包含电子制品的堆叠TSV晶片锯切，从而形成多个单个化的堆叠IC晶粒。
12.根据权利要求11所述的方法，进ー步包含将所述多个单个化的堆叠IC晶粒的至少一个结合到在其上具有平面焊盘的封装衬底，以及然后用底部填充材料或不导电胶进行毛细管底部填充。
13.根据权利要求11所述的方法，其中所述暴露的TSV尖端是从所述变薄TSV晶片的所述底侧突出至少5 u m的突出TSV尖端，所述方法进ー步包含 在所述晶片锯切之前在所述突出TSV尖端上提供可固化介电膜即CDF， 在其上具有平面焊盘的封装衬底上放置所述多个单个化的堆叠IC晶粒的至少ー个，以及 包含热压エ艺的第二结合，所述热压エ艺在单个エ艺步骤中提供压缩模塑从而从所述CDF形成底部填充，并提供接合从而将所述突出TSV尖端结合到封装衬底的所述平面焊盘。
全文摘要
本发明涉及一种使用贯穿衬底通孔(TSV)晶片形成堆叠电子制品的方法，该方法包括使用具有第一脱粘温度的第一粘合材料(206)将第一载体晶片(205)安装到TSV晶片(202)的顶侧。TSV晶片从TSV晶片的底侧变薄，从而形成变薄的TSV晶片(202’)。使用具有高于第一脱粘温度的第二脱粘温度的第二粘合材料(207)，将第二载体晶片(215)安装到TSV晶片(202’)的底侧。变薄的TSV晶片(202’)被加热到高于第一脱粘温度的温度，从而从变薄的TSV晶片(202’)移除第一载体晶片(205)。至少一个单个化的IC晶粒被结合到在变薄的TSV晶片的顶面上形成的TSV晶粒，从而形成堆叠电子制品。
文档编号H01L23/48GK102844859SQ201080065830
公开日2012年12月26日 申请日期2010年12月17日 优先权日2010年1月26日
发明者Y·高桥, M·穆尔图萨, R·邓恩, S·S·肖汉 申请人:德克萨斯仪器股份有限公司