专利名称：N型隐埋沟道的碳化硅demosfet器件及制备方法
技术领域：
本发明属于微电子技术领域，涉及半导体器件，特别是一种N型隐埋沟道的碳化硅DEMOSFET器件及制备方法。
背景技术：
碳化硅是最近十几年来迅速发展起来的宽禁带半导体材料。于其它半导体材料相比，比如Si和GaAs，碳化硅材料具有宽禁带、高热导率、高载流子饱和迁移率、高功率密度等优点。碳化硅可以热氧化生成二氧化硅，使得碳化硅MOSFET器件电和路的实现成为可能。自20世纪90年代以来，已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。然而，碳化硅MOSFET的研制工艺仍然存在很多问题。离子注入后的高温退火所造成的界面粗糙以及禁带中呈现不均勻分布的高密度界面态都会使反型层电子迁移率很小， 一般在5 40cm7Vs之间，加上P阱的电离杂质对反型层中电子的散射，其迁移率将进一步降低，因此提高反型层电子的迁移率就成为碳化硅MOSFET研制中需要解决的问题。图1为传统的VDM0SFET结构，区域2为SiO2层，区域6为P讲，当器件导通时，在 P阱区6靠近SiO2层2处形成电子反型层。因此SiO2和SiC界面态以及P阱中的电离杂质都会直接影响反型层中电子迁移率。在现有的工艺研究现状中，有很多工作都集中在SiO2 层的制备，例如Reza Ghandi等人提出在N2O环境中进行氧化工艺来实现高质量的SiO2层， 以达到降低界面态密度的目的。但效果并不明显，反型层中电子迁移率几乎没有提高，况且工艺的改变会使器件的制作成本增大。除此之外，P阱中电离杂质的散射也不可忽略。为了降低电离杂质密度，唯一的方法就是降低P阱的掺杂浓度，但如果P阱的掺杂浓度太低， 器件会发生穿通现象，减弱器件的耐压能力。
发明内容
本发明的目的在于克服上述已有技术的缺点，提出一种N型隐埋沟道的碳化硅 DEMOSFET器件及制备方法，以提高反型层中的电子迁移率，降低导通电阻，提高击穿电压， 实现对器件直流特性的改善。为实现上述目的，本发明的器件器件自上往下包括栅极、SiO2隔离介质、源极、N+ 源区、P+接触区、JFET区、N—外延层、N+衬底和漏极，其中，在SiO2隔离介质和P—层之间，设有N型隐埋沟道，使电子反型层和SiO2隔离介质与P—层的界面脱离，以获得更高的反型层电子迁移率；P阱分为Ρ_层和P+层两层，通过Ρ_层避免高密度的P型杂质离子的出现，提高反型层电子的迁移率，通过P+层提高器件的击穿电压；在P+层和Ν_外延层之间，设有电流扩散层，使电流在流经JFET区后更加均勻地进入到N—外延层，以扩大电流通过的面积，减小器件的导通电阻。所述Ν_隐埋沟道厚度为0. 1 μ m，氮离子掺杂浓度为5 X IO15cnT3。
所述的P_层的厚度为0.5 μ m，铝离子掺杂浓度为lX1015 5X1015cm_3。所述的P+层的厚度为0. 2 μ m，铝离子掺杂浓度为3X 1018cm_3。所述的电流扩散层的厚度为0.5 0.6 μ m，氮离子掺杂浓度为5X IO16
IX IO17Cm-3。为实现上述目的，本发明N型隐埋沟道的碳化硅DEM0SFET器件制作方法，包括如下步骤(1)在N+碳化硅衬底上生长厚度为9 ΙΟμπκ氮离子掺杂浓度为5X1015 IX IO16CnT3的N型漂移层，其外延温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；(2)在N型漂移层上外延生长厚度为0. 5 0. 6 μ m、氮离子掺杂浓度5X IO16 IXlO17cnT3的N型电流扩散层，其外延温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；(3)在N型电流扩散层中进行离子注入，形成P阱的P+层，其注入杂质为铝离子， 深度为0. 2 μ m，掺杂浓度3 X IO18CnT3，注入温度650°C ；(4)在整个碳化硅正面外延生长厚度为0.5μπκ铝离子掺杂浓度为IXlO15 5 X IO15CnT3 层，其外延温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝；(5)在P—层中间区域离子注入形成JFET区，其注入杂质为氮离子，深度为0.6 μ m， 掺杂浓度为lX1017cm_3，注入温度500°C ；(6)在P—层中靠近JFET区区域，进行离子注入形成N型隐埋沟道，其注入杂质为氮离子，厚度为0. 1 μ m，掺杂浓度为5X1015cm_3，注入温度500°C ；(7)在P—层中靠近N型隐埋沟道区域，进行离子注入形成N+源区，其注入杂质为氮离子，厚度0. 25 μ m,掺杂浓度为1 X IO1W3,注入温度500°C ；(8)在P—层的边缘区域进行离子注入形成P+欧姆接触区，其注入杂质为铝离子， 深度为0. 5 μ m，掺杂浓度为1 X IO1W3,注入温度650°C ；(9)在整个碳化硅表面采用干氧氧化和湿氧氧化结合的方法，形成50nm的栅氧化层，其干氧氧化温度120(TC，湿氧氧化温度950°C ；(10)用低压热壁化学汽相淀积法在整个碳化硅表面生长150nm的多晶硅作为栅极，淀积温度为600 650°C，淀积压强为60 80Pa，反应气体为硅烷和磷化氢，载运气体为氦气；(11)淀积300nm/100nm的Al/Ti合金，作为源极和漏极的接触金属层，在 1100士50°C温度下，氮气气氛中退火3分钟形成欧姆接触电极。本发明与现有技术相比具有如下优点(1).本发明由于引入电流扩散层，使电流能更加均勻地进入N—外延层，同时增大电流通过的面积，使器件的导通电阻减小。(2).本发明由于将P阱分为P—和P+两层，P—层避免高密度的P型杂质离子，使反型层电子的迁移率提高，P+层的高掺杂浓度使器件的击穿电压提高。(3).本发明由于引入N型隐埋沟道层，使电子反型沟道远离SiC与SiO2的界面， 进一步提高电子的迁移率。
图1是传统的VDM0SFET器件结构示意图；图2是本发明提供的N型隐埋沟道DEM0SFET器件结构示意图；图3是本发明的主要工艺流程示意图。
具体实施方式
参照图2，本发明的器件结构包括多晶栅1、SiO2隔离介质2、N型隐埋层3、源极 4、N+源区5、P+欧姆接触区6、P—层7Α、P+层7Β,电流扩散层8、JFET区9、N—外延层10、N+ 衬底11和漏极12。其中，N+衬底11为高掺杂的N型碳化硅衬底片，N+衬底11的上面为厚度是9 10 μ m、氮离子掺杂浓度是5X IO15 IXlO16cnT3的N—外延层10 ；N—外延层10 上面为厚度是0. 5 0. 6 μ m、氮离子掺杂浓度为5 X IO15 1 X 1016cm_3的电流扩散层8 ；在电流扩散层8上面中部区域是由高剂量离子注入形成的厚度为0. 6 μ m，氮离子掺杂浓度为 1 X IO17CnT3的JFET区9 ;P阱7位于JFET区9两边，由上部的P_层7A和下部的P+层7B组成，其中，P_层7A的厚度为0. 5 μ m、铝离子掺杂浓度为1 X IO15 5X 1015cm_3，采用外延工艺形成，P+层7B的厚度为0. 2 μ m，铝离子掺杂浓度为3 X 1018cm_3，采用离子注入工艺形成； 在P—层7A中，靠近JFET区9的区域为N型隐埋层3，其厚度为0. 1 μ m，氮离子掺杂浓度为 5 X 1015cnT3，由剂量为2. 5 X IO11CnT2 8. OX IO11CnT2的多次选择性离子注入工艺形成；P—层 7A的边缘区域为P+欧姆接触区6，其厚度为0. 5 μ m，铝离子掺杂浓度为1 X 1019cm_3，由剂量为1. 6 X IO15CnT2 3. 8 X IO15CnT2的多次选择性离子注入工艺形成；在N型隐埋层3和P+欧姆接触区6之间为N+源区5，其厚度为0. 25 μ m,氮离子掺杂浓度为1 X 1019cm_3，由离子注入工艺形成；在N型隐埋层3和JFET区9上面为SiO2隔离介质2，其通过干氧加湿氧的工艺方法形成，厚度为50nm ；多晶栅1位于SiO2隔离介质2上面，采用低压热壁化学汽相淀积法形成，厚度为150nm ；在N+源区5和P+欧姆接触区6上面由厚度分别为300nm/100nm的 Al/Ti合金组成的源极4 ；N+衬底11的背面是由厚度分别300nm/100nm的Al/Ti合金组成的漏极12。参照图3，本发明的制作方法通过下面实施例说明。实施例1第1步，在N+碳化硅衬底片上外延生长N—漂移层，如图3a。先对N+型碳化硅衬底片11进行RCA标准清洗；再在其正面上用低压热壁化学气相淀积法外延生长厚度为9 μ m、氮离子掺杂浓度为5 X IO15CnT3的N—外延漂移层10，其外延工艺条件是温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气。第2步，在漂移层上外延生长电流扩散层，如图3b。在N型漂移层10上用低压热壁化学气相淀积法外延生长厚度为0. 6 μ m、氮离子掺杂浓度为5X IO16CnT3的N型电流扩散层8，其外延工艺条件是温度为1600°C，压力为 lOOmbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，杂质源采用液态氮气。第3步.在电流扩散层中多次选择性铝离子注入，形成P阱的P+层，如图3c。(3. 1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μπι的SiO2,再淀积厚度为0. 7 μ m的Al作为P+区7B铝离子注入的阻挡层，并通过光刻和刻蚀形成P+注入区；(3. 2)在650°C的温度下进行四次铝离子注入，注入的剂量分别为4. 9X 1013cm_2， 4. 1 X 1013cnT2，3. 2 X IO1W, 2. 8 X 1013cnT2，对应的能量分别为 250keV, 170keV, 90keV 禾口 40keV ；(3.3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护，并在 1700 1750°C氩气氛围中作15min的离子激活退火。第4步，在整个碳化硅正面外延生长P_外延层，如图3d。在整个碳化硅片正面用低压热壁化学气相淀积法外延生长一层厚度为0. 5 μ m、铝离子掺杂浓度为5X IO15CnT3的P—层7A，其外延条件温度为1600°C，压力为lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝。第5步，在P_层的中间区域多次选择性氮离子注入形成JFET区，如图3e。(5. 1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0. 2μπι的 SiO2钝化层，再淀积厚度为1 μ m的Al作为JFET区9中氮离子注入的阻挡层，通过光刻和刻蚀形成JFET注入区；(5. 2)在500°C的环境温度下进行三次氮离子注入，先后注入能量分别为520keV、 300keV 禾口 150keV，对应的剂量为 9. 8 X IO11CnT2J X IO11CnT2J. 9 X IO11CnT2 ；(5.3)采用RCA清洗标准对碳化硅表面进行清洗，烘干后做C膜保护。然后在 1700 1750°C氩气氛围中进行离子激活退火，时间为15min。第6步，在P_层中靠近JFET区多次选择性氮离子注入，形成N型隐埋层，如图3f。(6. 1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μπι的 SiO2钝化层，再淀积厚度为0. 3 μ m的Al作为N型隐埋层3中氮离子注入的阻挡层，通过光刻和刻蚀形成N型隐埋层注入区；(6.2)在500°C的环境温度下进行四次氮离子注入形成N型隐埋层，注入能量分别为 120keV，80keV，50keV 和 30keV,对应的剂量分别为 8. 5X 10ncm_2，5. OX 10ncm_2， 4. OX IO11CnT2 和 2· 5 X IO11CnT2 ；(6. 3)采用RCA清洗标准对碳化硅表面进行清洗，烘干后做C膜保护，在1700 1750°C氩气氛围中作离子激活退火，时间为lOmin。第7步，在P_层中靠近N型隐埋层多次选择性氮离子注入，形成N+源区，如图3g。(7. 1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0. 2μπι的 SiO2钝化层，再淀积厚度为0. 5 μ m的Al来作为N+源区5中氮离子注入的阻挡层，通过光刻和刻蚀形成N+源注入区；(7.2)在500°C的环境温度下进行三次氮离子注入，注入能量分别为180keV、 IOOkeV 和 30keV，对应的剂量为 3. 8 X IO15CnT2、2. 5 X IO15CnT2 和 1. 6 X IO1W ； (7. 3)采用RCA清洗标准对碳化硅表面进行清洗，烘干后做C膜保护，在1700 1750°C氩气氛围中作离子激活退火，时间为15min。第8步，在P_层的边缘区域多次选择性铝离子注入，形成P+欧姆接触区，如图3h。(8. 1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0. 2μπι的 SiO2钝化层，再淀积厚度为1. 0 μ m的Al作为P+欧姆接触区6氮离子注入的阻挡层，通过光刻和刻蚀形成P+欧姆接触注入区； (8. 2)在500°C的环境温度下进行四次氮离子注入，注入能量分别为280keV、 180keV、IOOkeV 和 40keV,对应的剂量为 4. 8 X 1014cnT2、4. 0 X 1014cnT2、3. 5 X IO1W2 禾口 2. 7 X IO14CnT2 ；(8. 3)采用RCA标准清洗外延片，烘干后做C膜保护，在1700 1750°C氩气氛围中作离子激活退火，时间为15min。第9步，在整个碳化硅表面进行氧化工艺，形成栅氧化膜，如图3i。先在1200°C下干氧氧化一个半小时，再在950°C下湿氧氧化一小时，形成50nm的栅氧化膜2，然后通过光刻、刻蚀形成图2中的SiO2隔离介质2。第10步，淀积形成磷离子重掺杂的多晶硅栅，如图3j。用低压热壁化学汽相淀积法在器件表面生长150nm的多晶硅，然后通过光刻、刻蚀保留住栅氧化膜上的多晶硅作为栅极1。淀积温度为650°C，淀积压强为70Pa，反应气体采用硅烷和磷化氢，载运气体采用氦气。第11步，淀积形成源、漏接触金属层，如图3k。(11. 1)在整个碳化硅片正面涂光刻胶，然后通过显影形成N+以及P+欧姆接触区域4;(11. 2)对整个碳化硅片淀积300nm/100nm的Al/Ti合金，之后通过超声波剥离使
正面形成接触金属层；(11. 3)在1150°C温度下，氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。实施例2步骤1，在N+碳化硅衬底片上外延生长N—漂移层，如图3a。先对N+型碳化硅衬底片11进行RCA标准清洗；再在其正面上用低压热壁化学气相淀积法外延生长厚度为9. 5 μ m、氮离子掺杂浓度为8 X IO15CnT3的N_外延漂移层10，其外延工艺条件是温度为1600°C，压力IOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气， 杂质源为液态氮气。步骤2，在漂移层上外延生长电流扩散层，如图3b。在N型漂移层10上用低压热壁化学气相淀积法外延生长厚度为0. 55 μ m、氮离子掺杂浓度为8X IO16CnT3的N型电流扩散层8，其外延工艺条件是温度为1600°C，压力为 lOOmbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，杂质源采用液态氮气。步骤3，在电流扩散层中多次选择性铝离子注入，形成P阱的P+层，如图3c。(3. 1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0. 2 μ m的 SiO2,再淀积厚度为0. 7 μ m的Al作为P+区7B铝离子注入的阻挡层，并通过光刻和刻蚀形成P+注入区；(3. 2)在650°C的温度下进行四次铝离子注入，注入的剂量分别为4. 9X 1013cm_2， 4. 1 X 1013cnT2，3. 2 X IO1W, 2. 8 X 1013cnT2，对应的能量分别为 250keV, 170keV, 90keV 禾口 40keV ；(3.3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护，并在 1700 1750°C氩气氛围中作15min的离子激活退火。步骤4，在整个碳化硅正面外延生长P_外延层，如图3d。
在整个碳化硅片正面用低压热壁化学气相淀积法外延生长一层厚度为0. 5 μ m、铝离子掺杂浓度为3X IO15CnT3的P—层7A，其外延条件温度为1600°C，压力为lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝。步骤5，在P—层的中间区域多次选择性氮离子注入形成JFET区，如图3e。(5. 1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0. 2μπι的 SiO2钝化层，再淀积厚度为1 μ m的Al作为JFET区9中氮离子注入的阻挡层，通过光刻和刻蚀形成JFET注入区； (5. 2)在500°C的环境温度下进行三次氮离子注入，先后注入能量分别为520keV、 300keV 禾口 150keV，对应的剂量为 9. 8 X IO11CnT2J X IO11CnT2J. 9 X IO11CnT2 ；(5.3)采用RCA清洗标准对碳化硅表面进行清洗，烘干后做C膜保护。然后在 1700 1750°C氩气氛围中进行离子激活退火，时间为15min。步骤6，在P_层中靠近JFET区多次选择性氮离子注入，形成N型隐埋层，如图3f。(6. 1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0. 2μπι的 SiO2钝化层，再淀积厚度为0. 3 μ m的Al作为N型隐埋层3中氮离子注入的阻挡层，通过光刻和刻蚀形成N型隐埋层注入区；(6.2)在500°C的环境温度下进行四次氮离子注入形成N型隐埋层，注入能量分别为 120keV，80keV，50keV 和 30keV,对应的剂量分别为 8. 5X 10ncm_2，5. 0X 10ncm_2， 4. OX IO11CnT2 和 2· 5 X IO11CnT2 ；(6. 3)采用RCA清洗标准对碳化硅表面进行清洗，烘干后做C膜保护，在1700 1750°C氩气氛围中作离子激活退火，时间为lOmin。步骤7，在P—层中靠近N型隐埋层多次选择性氮离子注入，形成N+源区，如图3g。(7. 1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0. 2μπι的 SiO2钝化层，再淀积厚度为0. 5 μ m的Al来作为N+源区5中氮离子注入的阻挡层，通过光刻和刻蚀形成N+源注入区；(7. 2)在500°C的环境温度下进行3次氮离子注入，注入能量分别为180keV、 IOOkeV 和 30keV，对应的剂量为 3. 8 X IO15CnT2、2. 5 X IO15CnT2 和 1. 6 X IO1W ；(7. 3)采用RCA清洗标准对碳化硅表面进行清洗，烘干后做C膜保护，在1700 1750°C氩气氛围中作离子激活退火，时间为15min。步骤8，在P—层的边缘区域多次选择性铝离子注入，形成P+欧姆接触区，如图3h。(8. 1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0. 2μπι的 SiO2钝化层，再淀积厚度为1. 0 μ m的Al作为P+欧姆接触区6氮离子注入的阻挡层，通过光刻和刻蚀形成P+欧姆接触注入区；(8. 2)在500°C的环境温度下进行四次氮离子注入，注入能量分别为280keV、 180keV、IOOkeV 和 40keV,对应的剂量为 4. 8 X 1014cnT2、4. 0 X 1014cnT2、3. 5 X IO1W2 禾口 2. 7 X IO14CnT2 ；(8. 3)采用RCA标准清洗外延片，烘干后做C膜保护，在1700 1750°C氩气氛围中作离子激活退火，时间为15min。步骤9，在整个碳化硅表面进行氧化工艺，形成栅氧化膜，如图3i。先在1200°C下干氧氧化1. 5小时，再在950°C下湿氧氧化1小时，形成50nm的栅氧化膜2，然后通过光刻、刻蚀形成图2中的SiO2隔离介质2。步骤10，淀积形成磷离子重掺杂的多晶硅栅，如图3j。 用低压热壁化学汽相淀积法在器件表面生长150nm的多晶硅，然后通过光刻、刻蚀保留住栅氧化膜上的多晶硅作为栅极1。淀积温度为650°C，淀积压强为70Pa，反应气体采用硅烷和磷化氢，载运气体采用氦气。步骤11，淀积形成源、漏接触金属层，如图3k。(11. 1)在整个碳化硅片正面涂光刻胶，然后通过显影形成N+以及P+欧姆接触区域4;(11. 2)对整个碳化硅片淀积300nm/100nm的Al/Ti合金，之后通过超声波剥离使
正面形成接触金属层；(11. 3)在1150°C温度下，氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。实施例3步骤A，在N+碳化硅衬底片上外延生长N—漂移层，如图3a。先对N+型碳化硅衬底片11进行RCA标准清洗；再在其正面上用低压热壁化学气相淀积法外延生长厚度为 ο μ m、氮离子掺杂浓度为1 X IO16CnT3的N_外延漂移层10，其外延工艺条件是温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气， 杂质源为液态氮气。步骤B，在漂移层上外延生长电流扩散层，如图3b。在N型漂移层10上用低压热壁化学气相淀积法外延生长厚度为0. 5 μ m、氮离子掺杂浓度为ι χ IO17Cm-3的N型电流扩散层8，其外延工艺条件是温度为1600°C，压力为 lOOmbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，杂质源采用液态氮气。步骤C，在电流扩散层中多次选择性铝离子注入，形成P阱的P+层，如图3c。(Cl)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μπι的 SiO2,再淀积厚度为0. 7 μ m的Al作为P+区7B铝离子注入的阻挡层，并通过光刻和刻蚀形成P+注入区；(C2)在650°C的温度下进行四次铝离子注入，注入的剂量分别为4.9X1013cm_2， 4. 1 X 1013cnT2，3. 2 X IO1W, 2. 8 X 1013cnT2，对应的能量分别为 250keV, 170keV, 90keV 禾口 40keV ；(C3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护，并在 1700 1750°C氩气氛围中作15min的离子激活退火。步骤D，在整个碳化硅正面外延生长P_外延层，如图3d。在整个碳化硅片正面用低压热壁化学气相淀积法外延生长一层厚度为0. 5μπκ铝离子掺杂浓度为IXlO15cnT3的P—层7Α，其外延条件温度为1600°C，压力为lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝。步骤E，在P—层的中间区域多次选择性氮离子注入形成JFET区，如图3e。(El)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0. 2 μ m的SiO2 钝化层，再淀积厚度为Iym的Al作为JFET区9中氮离子注入的阻挡层，通过光刻和刻蚀形成JFET注入区；(E2)在500°C的环境温度下进行三次氮离子注入，先后注入能量分别为520keV、300keV 禾口 150keV，对应的剂量为 9. 8 X 10ncm"2,7 X 10ncm"2,4. 9 X 10ncm"2 ；(E3)采用RCA清洗标准对碳化硅表面进行清洗，烘干后做C膜保护，然后在 1700 1750°C氩气氛围中进行离子激活退火，时间为15min。步骤F，在P_层中靠近JFET区多次选择性氮离子注入，形成N型隐埋层，如图3f。(Fl)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0. 2 μ m的SiO2 钝化层，再淀积厚度为0. 3 μ m的Al作为N型隐埋层3中氮离子注入的阻挡层，通过光刻和刻蚀形成N型隐埋层注入区；(F2)在500°C的环境温度下 进行四次氮离子注入形成N型隐埋层，注入能量分别为 120keV，80keV，50keV 和 30keV,对应的剂量分别为 8. 5X 10ncm_2，5. 0X 10ncm_2， 4. OX IO11CnT2 和 2· 5 X IO11CnT2 ；(F3)采用RCA清洗标准对碳化硅表面进行清洗，烘干后做C膜保护，在1700 1750°C氩气氛围中作离子激活退火，时间为lOmin。步骤G，在P—层中靠近N型隐埋层多次选择性氮离子注入，形成N+源区，如图3g。(Gl)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0. 2 μ m的SiO2 钝化层，再淀积厚度为0. 5 μ m的Al来作为N+源区5中氮离子注入的阻挡层，通过光刻和刻蚀形成N+源注入区；(G2)在500°C的环境温度下进行三次氮离子注入，注入能量分别为180keV、 IOOkeV 和 30keV，对应的剂量为 3. 8 X IO15CnT2、2. 5 X IO15CnT2 和 1. 6 X IO1W ；(G3)采用RCA清洗标准对碳化硅表面进行清洗，烘干后做C膜保护，在1700 1750°C氩气氛围中作离子激活退火，时间为15min。步骤H，在P—层的边缘区域多次选择性铝离子注入，形成P+欧姆接触区，如图3h。(HI)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0. 2 μ m的SiO2 钝化层，再淀积厚度为1. 0 μ m的Al作为P+欧姆接触区6氮离子注入的阻挡层，通过光刻和刻蚀形成P+欧姆接触注入区；(H2)在500°C的环境温度下进行四次氮离子注入，注入能量分别为280keV、 180keV、IOOkeV 和 40keV,对应的剂量为 4. 8 X 1014cnT2、4. 0 X 1014cnT2、3. 5 X IO1W2 禾口 2. 7 X IO14CnT2 ；(H3)采用RCA标准清洗外延片，烘干后做C膜保护，在1700 1750°C氩气氛围中作离子激活退火，时间为15min。步骤I，在整个碳化硅表面进行氧化工艺，形成栅氧化膜，如图3i。先在1200°C下干氧氧化1. 5小时，再在950°C下湿氧氧化1小时，形成50nm的栅氧化膜2，然后通过光刻、刻蚀形成图2中的SiO2隔离介质2。步骤J，淀积形成磷离子重掺杂的多晶硅栅，如图3j。用低压热壁化学汽相淀积法在器件表面生长150nm的多晶硅，然后通过光刻、刻蚀保留住栅氧化膜上的多晶硅作为栅极1。淀积温度为650°C，淀积压强为70Pa，反应气体采用硅烷和磷化氢，载运气体采用氦气。步骤K，淀积形成源、漏接触金属层，如图3k。(Kl)在整个碳化硅片正面涂光刻胶，然后通过显影形成N+以及P+欧姆接触区域 4；
(K2)对整个碳化硅片淀积300nm/100nm的Al/Ti合金，之后通过超声波剥离使正
面形成接触金属层； (K3)在1150°C温度下，氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
权利要求
1.一种N型隐埋沟道的DEMOSFET器件，自上往下包括栅极(1) ,SiO2隔离介质(2)、源极(4)、N+源区(5)、P+接触区(6)、JFET区(9) N—外延层(10)，N+衬底(11)和漏极(12)， 其特征在于在SiOJS离介质⑵和Γ层⑵之间，设有N型隐埋沟道(3)，使电子反型层和SiO2 隔离介质(2)与P—层(7)的界面脱离，以获得更高的反型层电子迁移率；P阱(7)分为P—层(7Α)和P+层(7Β)两层，通过P—层(7Α)避免高密度的P型杂质离子的出现，提高反型层电子的迁移率，通过P+层(7Β)提高器件的击穿电压；在P+层(7Β)和外延层(10)之间，设有电流扩散层(8)，使电流在流经JFET区(9) 后更加均勻地进入到N—外延层(10)，以扩大电流通过的面积，减小器件的导通电阻。
2.根据权利要求1所述的N型隐埋沟道的DEMOSFET器件，其特征是，所述N—隐埋沟道 (3)厚度为0. 1 μ m，氮离子掺杂浓度为5X1015cm_3。
3.根据权利要求1所述的N型隐埋沟道的DEMOSFET器件，其特征是，所述的P—层(7Α) 的厚度为0. 5 μ m，铝离子掺杂浓度为1 X IO15 5 X IO1W0
4.根据权利要求1所述的N型隐埋沟道的DEMOSFET器件，其特征是，所述的P+层(7B) 的厚度为0. 2 μ m，铝离子掺杂浓度为3 X IO1W30
5.根据权利要求1所述的N型隐埋沟道的DEMOSFET器件，其特征是，所述的电流扩散层(8)的厚度为0.5 0.6 μ m，氮离子掺杂浓度为5X IO16 IX 1017cm_3。
6.一种N型隐埋沟道的碳化硅DEMOSFET器件制作方法，包括如下顺序(1)在N+碳化硅衬底上生长厚度为9 10μ m、氮离子掺杂浓度为5 X IO15 1 X 1016cm_3 的N型漂移层，外延温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；(2)在N型漂移层上外延生长厚度为0.5 0.6μ m、氮离子掺杂浓度5X IO16 IX IO17CnT3的N型电流扩散层，外延温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷， 载运气体为纯氢气，杂质源为液态氮气；(3)在N型电流扩散层中进行离子注入，形成P阱的P+层，其注入杂质为铝离子，深度 0. 2 μ m，掺杂浓度3 X 1018Cm_3，注入温度650 0C ；(4)在整个碳化硅正面外延生长厚度为0.5μ m、铝离子掺杂浓度为IX IO15 5 X IO15CnT3的P—层，外延温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝；(5)在P—层中间区域离子注入形成JFET区，其注入杂质为氮离子，深度0.6 μ m、掺杂浓度为1 X IO1W,注入温度500°C ；(6)在P—层中靠近JFET区区域，进行离子注入形成N型隐埋沟道，其注入杂质为氮离子，深度为0. 1 μ m，掺杂浓度为5 X IO15cnT3，注入温度5000C ；(7)在P—层中靠近N型隐埋沟道区域，进行离子注入形成N+源区，其注入杂质为氮离子，深度0. 25 μ m,掺杂浓度为1 X IO1W3,注入温度500°C ；(8)在P—层的边缘区域进行离子注入形成P+欧姆接触区，其注入杂质为铝离子，深度 0. 5 μ m，掺杂浓度为1 X 1019Cm_3，注入温度6500C ；(9)在整个碳化硅表面采用干氧氧化和湿氧氧化结合的方法，形成50nm的栅氧化层， 干氧氧化温度1200°C，湿氧氧化温度950°C ；(10)用低压热壁化学汽相淀积法在器件表面生长150nm的多晶硅作为栅极，淀积温度为650°C，淀积压强为70Pa，反应气体为硅烷和磷化氢，载运气体为氦气； (11)淀积300nm/100nm的Al/Ti合金，作为源极和漏极的接触金属层，在1100士50°C 温度下，氮气气氛中退火3分钟形成欧姆接触电极。
全文摘要
本发明公开了一种N型隐埋沟道的碳化硅DEMOSFET器件及制作方法，主要解决现有技术中碳化硅MOSFET器件的反型层电子迁移率低和减小导通电阻与提高击穿电压之间的矛盾问题。其特点是在传统VDMOS器件结构的SiO2隔离介质(2)和P-层(7A)之间引入厚度为0.1μm、氮离子掺杂浓度为5×1015cm-3的N-隐埋沟道层(3)，在P+层(7B)和N-外延层(10)之间引入厚度为0.5～0.6μm、氮离子掺杂浓度为5×1016～1×1017cm-3的N型电流扩散层(8)，并将P阱分为P-层(7A)和P+层(7B)两层，其中P-层(7A)的厚度为0.5μm、铝离子掺杂浓度为1×1015～5×1015cm-3，P+层(7B)的厚度为0.2μm，铝离子掺杂浓度为3×1018cm-3。本发明器件具有反型层电子迁移率高、开关反应速度快和功耗低的优点，可用于大功率电气设备、太阳能模块以及混合燃料电动车。
文档编号H01L29/06GK102194885SQ20111012272
公开日2011年9月21日 申请日期2011年5月12日 优先权日2011年5月12日
发明者元磊, 张义门, 张玉明, 杨飞, 汤晓燕, 王文 申请人:西安电子科技大学