专利名称：一种二极管辅助触发的具有二次导通路径的可控硅器件的制作方法
技术领域：
本发明属于集成电路领域，具体涉及一种用于低工作电压域的集成电路的ESD防护的可控硅器件。
背景技术：
自然界的静电放电(ESD)现象对集成电路的可靠性构成严重的威胁。在工业界， 集成电路产品的失效30%都是由于遭受静电放电现象所引起的，而且越来越小的工艺尺寸，更薄的栅氧厚度都使得集成电路受到静电放电破坏的几率大大增加。因此，改善集成电路静电放电防护的可靠性对提高产品的成品率具有不可忽视的作用。静电放电现象的模式通常分为四种HBM(人体放电模式)，匪(机器放电模式)， CDM(组件充电放电模式)以及电场感应模式(FIM)。而最常见也是工业界产品必须通过的两种静电放电模式是HBM和MM。当发生静电放电时，电荷通常从芯片的一只引脚流入而从另一只引脚流出，此时静电电荷产生的电流通常高达几个安培，在电荷输入引脚产生的电压高达几伏甚至几十伏。如果较大的ESD电流流入内部芯片则会造成内部芯片的损坏，同时，在输入引脚产生的高压也会造成内部器件发生栅氧击穿现象，从而导致电路失效。因此，为了防止内部芯片遭受ESD损伤，对芯片的每个引脚都要进行有效的ESD防护，对ESD 电流进行泄放。在集成电路的正常工作状态下，静电放电保护器件是处于关闭的状态，不会影响输入输出引脚上的电位。而在外部静电灌入集成电路而产生瞬间的高电压的时候，这个器件会开启导通，迅速的排放掉静电电流。ESD防护设计不但要对内部芯片保护，还要保证不对芯片的正常工作产生影响，即仅当ESD到来时，ESD防护结构开启工作，而在电路输入输出信号、正常供电的情况下需要保证ESD防护结构不会开启工作，否则就会发生闩锁效应，这就要求ESD防护器件开启后的钳位电压始终要高于电路正常工作时的供电电压，或者ESD防护器件钳位时的电流值要高于电路正常工作时流入输出输出端的电流值。另外，ESD防护器件必须满足其开启电压要低于被保护电路的损坏电压，否则在ESD防护器件开启之前被保护电路就可能发生损坏。 在低工作电压域，这种对ESD防护器件的低钳位电压和低开启电压的要求则更为苛刻，往往要求ESD防护器件的钳位电压在2V左右而开启电压则不能高于6V。现有技术公开了一种常规的二极管辅助触发的可控硅，剖面图如图1所示，在P型衬底上依次设有第一 N阱、第一 N+注入区、第一 P+注入区、第二 N阱和第三N阱，在第一、二、和三N阱中各设有一 P+注入区和一 N+注入区。该二极管辅助触发的可控硅结合了二极管的低开启电压和可控硅的高ESD防护能力而成为一种优秀的ESD防护器件，但该二极管辅助触发的可控硅依旧有着钳位电压过低，易发生闩锁效应的风险，需要对其进行提高钳位钳位电压或者提高钳位点电流值的改进
发明内容
针对现有技术中的缺陷，本发明提供了一种改进的二极管辅助触发的具有二次导通路径的可控硅器件，能够提供低工作电压域电路的ESD保护，并通过提高可控硅钳位点的电流值来避免闩锁效应的发生。一种二极管辅助触发的具有二次导通路径的可控硅器件，包括P型衬底，其中，所述的P型衬底上依次设有第一 P+注入区、第一 N+注入区、第一 N阱、第二 N阱和第三N阱， 所述的第一 N阱上依次设有第二 P+注入区、第二 N+注入区和第三P+注入区，所述的第二 N阱上依次设有第四P+注入区和第三N+注入区，所述的第三N阱上依次设有第五P+注入区和第四N+注入区；所述第一 P+注入区、第一 N+注入区和第三N+注入区均与电学阴极相连，所述的第二 P+注入区和第三P+注入区均与电学阳极相连，所述的第二 N+注入区与第五P+注入区相连，所述的第四P+注入区与第四N+注入区相连。本发明中，所述的第一 P+注入区、第一 N+注入区、第一 N阱、第二 N阱和第三N阱依次设置，第二 N阱和第三N阱位于远离第一 P+注入区和第一 N+注入区一侧，第一 N阱中第二 P+注入区靠近第一 N+注入区，第一 N阱中第三P+注入区靠近第二 N阱中第四P+注入区，第二 N阱中第三N+注入区靠近第三N阱中第五P+注入区。第二 P+注入区、第一 N 阱、P型衬底和第一 N+注入区组成主可控硅路径，第三P+注入区、第一 N阱、P型衬底和第二 N阱组成寄生可控硅路径。所述的二极管辅助触发的具有二次导通路径的可控硅器件的实现方式如下当电学阳极出现ESD电流后，电流会先从第三P+注入区流入第一 N阱，然后从第二 N+注入区流出第一 N阱然后从第五P+注入区流入第三N阱，从第四N+注入区流出第三 N阱，随后从第四P+注入区流入第二 N阱，最终从第三N+注入区流出第二 N阱进入电学阴极。该ESD电流流经的路径称为二极管辅助触发可控硅的触发路径。随后，寄生可控硅会开启工作，此时电流将从第三P+注入区注入并流经第三P+注入区、第一 N阱、P型衬底和第二 N阱组成的寄生可控硅路径，最终从第三N+注入区流出进入电学阴极。当寄生可控硅工作一段时间后，随着电流的增大，主可控硅会开启工作，此时电流将从第二 P+注入区注入并流经第二 P+注入区、第一 N阱、P型衬底和第一 N+注入区组成的主可控硅路径，最终经由第一 N+注入区流出进入电学阴极。不同于传统二极管辅助触发的可控硅的开启工作过程，本发明的二极管辅助触发的具有二次导通路径的可控硅器件中，在二极管串导通与主可控硅开启工作之间，加入了寄生可控硅导通的这一阶段，使得主可控硅钳位电压时钳位点的电流值因为寄生可控硅的导通而被提高了。即二极管辅助触发的可控硅钳位点的电流值不再是二极管串触发结束后的电流值，而是寄生可控硅导通结束时的电流值，所以钳位点电流值的提高带来的是闩锁效应发生概率的大大降低。此外，相对于传统的二极管辅助触发的可控硅，本发明的二极管辅助触发的具有二次导通路径的可控硅器件中，并没有增加任何附加的结构或者电路，所以并不会消耗更多的硅片面积，是一种经济有效的低工作电压域电路ESD防护方案。本发明的二极管辅助触发的具有二次导通路径的可控硅器件，通过优化可控硅与二极管的连接和布局，利用二极管串形成的寄生可控硅路径来实现二极管辅助触发的可控硅的二次导通，从而提高可控硅钳位电压时钳位点的电流值来避免闩锁效应的发生。本发明结构简单，电流均勻，器件强壮性好，稳定可靠。相比传统基于二极管和MOS管的ESD防护方案，本发明有着面积效率上的优势；相比传统二极管辅助触发的可控硅防护方案，本发明有着低闩锁风险的优势。
图1为常规的二极 管辅助触发的可控硅器件的剖面图。图2为本发明的二极管辅助触发的具有二次导通路径的可控硅器件的剖面图。图3为图2中二极管辅助触发的具有二次导通路径的可控硅器件的两条导通路径的标注，虚线为寄生可控硅的导通路径，实线为主可控硅的导通路径。
具体实施例方式下面结合实施例和附图来详细说明本发明，但本发明并不仅限于此。如图2所示，一种二极管辅助触发的具有二次导通路径的可控硅器件，包括P型衬底21，其中，P型衬底21上依次设有第一 P+注入区22、第一 N+注入区23、第一 N阱24、第二 N阱25和第三N阱26 ；第一 N阱24上依次设有第二 P+注入区24a、第二 N+注入区24b 和第三P+注入区24c，第二 N阱25上依次设有第四P+注入区25a和第三N+注入区25b， 第三N阱26上依次设有第五P+注入区26a和第四N+注入区26b ；第一 P+注入区22、第一 N+注入区23和第三N+注入区25b均与电学阴极相连，第二 P+注入区24a和第三P+注入区24c均与电学阳极相连，第二 N+注入区24b与第五P+ 注入区26a相连，第四P+注入区25a与第四N+注入区26b相连。上述的P型衬底，N讲，N+, P+注入区结构采用现有的标准CMOS集成电路制造工艺即可实现。上述的二极管辅助触发的具有二次导通路径的可控硅器件的实现方式，如图3所
7J\ ο当电学阳极出现ESD电流后，电流会先从第三P+注入区24c流入第一 N阱24，然后从第二 N+注入区24b流出第一 N阱24然后从第五P+注入区26a流入第三N阱26，从第四N+注入区26b流出第三N阱26，随后从第四P+注入区25a流入第二 N阱25，最终从第三N+注入区25b流出第二 N阱25进入电学阴极。该ESD电流流经的路径称为二极管辅助触发可控的触发路径。随后，图3中虚线所标注的寄生可控硅会开启工作，此时电流将从第三P+注入区 24c注入并流经第三P+注入区24c、第一 N阱24、P型衬底21和第二 N阱25组成的寄生可控硅路径，最终从第三N+注入区25b流出进入电学阴极。当寄生可控硅工作一段时间后，随着电流的增大，图3中实线所标注的主可控硅会开启工作，此时电流将从第二 P+注入区24a注入并流经第二 P+注入区24a、第一 N阱24、 P型衬底21和第一 N+注入区23组成的主可控硅路径，最终经由第一 N+注入区23流出进入电学阴极。不同于传统二极管辅助触发的可控硅的开启工作过程，上述的二极管辅助触发的具有二次导通路径的可控硅器件中，在二极管串导通与主可控硅开启工作之间，加入了寄生可控硅导通的这一阶段，使得主 可控硅钳位电压时钳位点的电流值因为寄生可控硅的导通而被提高了。即二极管辅助触发的可控硅钳位点的电流值不再是二极管串触发结束后的电流值，而是寄生可控硅导通结束时的电流值，所以钳位点电流值的提高带来的是闩锁效应发生概率的大大降低。 此外，相对于传统的二极管辅助触发的可控硅，上述的二极管辅助触发的具有二次导通路径的可控硅器件中，并没有增加任何附加的结构或者电路，所以并不会消耗更多的硅片面积，是一种经济有效的低工作电压域电路ESD防护方案。
权利要求
1.一种二极管辅助触发的具有二次导通路径的可控硅器件，包括P型衬底(21)，其特征在于所述的P型衬底(21)上依次设有第一 P+注入区(22)、第一 N+注入区(23)、第一 N阱(24)、第二 N阱(25)和第三N阱(26)，所述的第一 N阱(24)上依次设有第二 P+注入区(24a)、第二 N+注入区(24b)和第三P+注入区(24c)，所述的第二 N阱(25)上依次设有第四P+注入区(25a)和第三N+注入区(25b)，所述的第三N阱(26)上依次设有第五P+注入区(26a)和第四N+注入区(26b)；所述第一 P+注入区(22)、第一 N+注入区(23)和第三N+注入区(25b)均与电学阴极相连，所述的第二 P+注入区(24a)和第三P+注入区(24c)均与电学阳极相连，所述的第二 N+注入区(24b)与第五P+注入区(26a)相连，所述的第四P+注入区(25a)与第四N+注入区(26b)相连。
2.根据权利要求1所述的二极管辅助触发的具有二次导通路径的可控硅器件，其特征在于，所述的二极管辅助触发的路径为从电学阳极流入的电流从第三P+注入区(24c)流入第一 N阱(24)后依次流过第一 N 阱(24)、第三N阱(26)和第二 N阱(25)，最终从第二 N阱(25)的第三N+注入区(25b)流入电学阴极。
全文摘要
本发明公开了一种二极管辅助触发的具有二次导通路径的可控硅器件，通过优化可控硅与二极管的连接和布局，利用二极管串形成的寄生可控硅路径来实现二极管辅助触发的可控硅的二次导通，提高可控硅钳位电压时钳位点的电流值来避免闩锁效应的发生。本发明结构简单，电流均匀，器件强壮性好，稳定可靠。相比传统基于二极管和MOS管的ESD防护方案，本发明有着面积效率上的优势；相比传统二极管辅助触发的可控硅防护方案，本发明有着低闩锁风险的优势。
文档编号H01L27/02GK102254911SQ20111019535
公开日2011年11月23日 申请日期2011年7月13日 优先权日2011年7月13日
发明者吴健, 曾杰, 苗萌, 董树荣, 郑剑锋, 韩雁, 马飞 申请人:浙江大学