专利名称：高抗折强度半导体晶元改良结构及其制造方法
技术领域：
本发明涉及一种提升半导体晶片抗折强度的改良结构及其制造方法，尤指一种无需事先在基板的背面蚀刻出街道状光罩凹槽，而是先将基板研磨至IOOiim以下，再于基板的背面镀上一层金属层，通过运用本发明的特殊切割方式，可平整切割晶元，既可节省机台使用，减少将近一半的制程的时间，节省材料的使用，增加切割后单晶片的散热效率，并大幅增强晶片的抗折强度的高抗折强度半导体晶元改良结构及其制造方法。
背景技术：
图1A是已完成集成电路制作的晶元的基板背面及正面的示意图。其中图1A的右半部图是已完成集成电路制作的晶元的正面的示意图，其中包括一基板101，于该基板101上设置有一主动层103，其中该主动层103则是包括了已制作完成的至少一集成电路。如图1A的右半部图中所示，每一黑色区块都为一独立的集成电路。而图1A的左半部图是已完成集成电路制作的晶元的背面的示意图。在集成电路制作完成之后，需将该基板101切割成个别独立的单晶片，使每一单晶片包含有一独立的集成电路。在此之前，需要在该基板101的背部镀上一层金属层，以作为稍后做晶片封装粘结时，提供较佳的接合强度，并增强晶片的抗折强度。但若是直接在该基板101的背面镀上一层金属层，依传统切割基板的技术，在切割的过程当中，很容易使得该基板101背面的金属层的碎屑被到处喷溅或是经由附着在砂轮上而被沾粘到切割道的侧壁，甚至金属的碎屑会沾粘到该主动层103的集成电路上，如此一来会破坏该主动层103的集成电路的正常工作。故现有技术，如图1B所示，是一现有技术在基板背面形成金属薄膜、金属层及光阻后的剖面结构示意图。在完成集成电路制作之后，会先将该基板101背面加以研磨，研磨至该基板101厚度约为IOOiim左右。再于该基板101背面依序形成一金属粘着薄膜105、一金属层107及一光阻层109。之后，如图1C所示，是一现有技术在基板背面蚀刻出街道状光阻层凹槽的剖面结构示意图。先对该光阻层109蚀刻，而蚀刻出街道状光阻层凹槽111。再如图1D所示，是一现有技术在基板背面蚀刻出街道状金属层凹槽的剖面结构示意图。对该金属层107以及该金属粘着薄膜105加以蚀刻，而蚀刻出街道状金属层凹槽113。接着，再如图1E所示，是一现有技术在基板背面去除光阻层后的剖面结构示意图。此时，再如图1F所不,是一现有技术切割基板的首I]面结构不意图。将该基板101沿着该街道状金属层凹槽113的中心加以切割，形成街道状的切割道115。该切割道115的宽度会比该街道状金属层凹槽113来的窄一点，如此可避免破坏到该金属层107及该金属粘着薄膜105。切割完成之后，形成一片片个别独立的单晶片，如图1G所示，是一现有技术基板切割后的单晶片的剖面结构示意图。但因 该切割道115的宽度会比该街道状金属层凹槽113来的窄一点，故切割的后该街道状金属层凹槽113两旁会有部分不会被切割到，是边缘残留凹槽117。在该边缘残留凹槽117处有该基板101与该金属粘着薄膜105及该金属层107的交界处。当在蚀刻该街道状金属层凹槽113时，该基板101与该金属粘着薄膜105及该金属层107的交界处并无法形成非常平整的介面，因此有时会从该基板101与该金属粘着薄膜105及该金属层107的交界处产生一些裂痕或是较易产生破碎的现象，因此该单晶片的抗折强度常常因此显得不足，造成该单晶片容易损毁。有鉴于此，本发明为了改善上述的缺点，本发明的发明人提出了高抗折强度半导体晶元改良结构及其制造方法，此改良结构与其制造方法不但可以更有效增强晶片的抗折强度，于此同时又可以改善晶片的导热效果，还可以节省材料，以及减少生产机台使用的时间，大幅减少生产的成本。
发明内容
本发明的主要目的在于提供一种高抗折强度半导体晶元改良结构及其制造方法，其中于一基板的背面，直接镀上一整片的金属层，不需要如背景技术事先在该基板的背面蚀刻出一街道状光罩凹槽，如此既可省去许多生产机台的使用，又可以节省制程将近一半的时间，可大幅降低生产的成本。本发明的另一目的在于提供一种高抗折强度半导体晶元改良结构及其制造方法，其中在一基板的背面镀上一整片的金属层之前，可先将该基板的背面加以研磨，可将该基板研磨至50 Pm以下的厚度，如此一来，若要在该基板上做其他钻孔、干蚀刻或是其他的加工，可以大幅减少加工上所需的时间，减少加工机台的使用以及降低加工工具的耗损，如此可大幅降低生产的成本。
本发明的又一目的在于提供一种高抗折强度半导体晶元改良结构及其制造方法，其中于一基板的背面，直接镀上一整片的金属层，的后再运用本发明的特殊切割方式，可以将该金属层及该基板整齐切割，切割后单晶片四周的基板金属层交界处不易产生裂痕，如此可大幅增强晶片的抗折强度。本发明的再一目的在于提供一种高抗折强度半导体晶元改良结构及其制造方法，其中于一基板的背面，直接镀上一整片的金属层，的后再运用本发明的特殊切割方式，可大幅增强晶片的抗折强度，而由于晶片的抗折强度的大幅增强，因此该金属层的厚度可以镀薄一点，当该金属层的厚度为3 y m时，即可达到所需的抗折强度，如此一来可以减少该金属层的用量，大幅减少生产的成本。本发明的又再一目的在于提供一种高抗折强度半导体晶元改良结构及其制造方法，其中在一基板的背面镀上一整片的金属层之前，可先将该基板的背面加以研磨，可将该基板研磨至50 以下的厚度，由于该基板的厚度被研磨得很薄，如此一来，经切割后的单晶片在使用的时候，将有助于该单晶片的散热效率，可避免伤害到晶片上的集成电路，并维持晶片上的集成电路的正常运作。本发明的又另一目的在于提供一种高抗折强度半导体晶元改良结构及其制造方法，其中在一基板的背面镀上一整片的金属层之前，可先将该基板的背面加以研磨，可将该基板研磨至50 i! m以下的厚度，而被研磨掉的该基板的材料可被回收，的后再重新纯化后制作成基板，如此一来可以大幅减少材料的成本。本发明的又另一目的在于提供一种高抗折强度半导体晶元改良结构及其制造方法，其中运用本发明的特殊切割方式，在切割时不会让金属层的碎屑被到处喷溅，也不会有金属的碎屑会沾粘到晶片上的集成电路上，可避免影响到主动层的集成电路的正常运作，增加产品的合格率。
本发明的又再一目的在于提供一种高抗折强度半导体晶元改良结构及其制造方法，其中运用本发明的特殊切割方式，切割时所耗损的宽度约为30 ym，相较于背景技术的街道状光罩凹槽的宽度60 u m,宽度便窄很多，如此可增加主动层上集成电路规划的密度，增加基板的利用率，以及增加晶片的密度，减少材料的使用，降低材料的成本。为了达到上述的目的，本发明提供一种高抗折强度半导体晶元改良结构，其主要结构包括有一基板、一主动层、一金属层；其中该主动层，形成于该基板正面，且该主动层包含有至少一集成电路；而其中该金属层形成于该基板背面，且该金属层完整覆盖住该基板背面相对于该主动层的集成电路的区域。于实施时，前述的该金属层的面积可大于或等于该主动层的集成电路的面积。于实施时，前述的该金属层可完整覆盖住该基板的背面。于实施时，前述构成该基板厚度大于IOiim小于200li m之间；前述构成该金属层厚度大于0.1 小于50 之间；前述构成该基板可为砷化镓(GaAs)或磷化铟(InP);前述构成该金属层可为金属材料或金属材料的合金者；而该金属材料可为金或铜；且前述该金属层，可用蒸镀、分子束磊晶、电镀或溅镀方式，将该金属层形成于该基板背面。此外，本发明也提供一种高抗折强度半导体晶元改良结构的制造方法，包括以下步骤 于一基板正面，形成一主动层，且该主动层包含有至少一集成电路；于该基板的背面形成一金属层，且该金属层完整覆盖住该基板背面相对于该主动层的集成电路的区域；将该高抗折强度半导体晶元以特殊的方式切割，可切割成至少一高抗折强度半导体单晶片，且在切割完毕之后，该高抗折强度半导体单晶片背面的金属层完整覆盖住该高抗折强度半导体单晶片基板的背面。于实施时，前述构成该高抗折强度半导体单晶片背面的金属层的面积大于或等于该高抗折强度半导体单晶片的基板的面积。于实施时，前述该金属层的面积大于或等于该主动层的集成电路的面积。于实施时，前述该金属层可完整覆盖住该基板的背面。本发明提供一种高抗折强度半导体晶元的改良结构的制造方法，也可在上述的结构当中，于该基板的背面形成该金属层之前，可先将该基板的背面加以研磨。于实施时,前述构成该基板厚度大于10 ii m小于200 ii m之间；前述构成该金属层厚度大于0.1 小于50 之间；前述构成该基板可为砷化镓(GaAs)或磷化铟(InP);前述构成该金属层可为金属材料或金属材料的合金者；而该金属材料可为金或铜；且前述该金属层，可用蒸镀、分子束磊晶、电镀或溅镀方式，将该金属层形成于该基板背面。为了达到上述的目的，本发明又提供一种高抗折强度半导体单晶片，其主要结构包括有一基板、一主动层、一金属层；其中该主动层，形成于该基板正面，且该主动层包含有至少一集成电路；而其中该金属层形成于该基板背面，且该金属层完整覆盖住该基板的背面。于实施时，前述该金属层的面积大于或等于该基板的面积。于实施时,前述构成该基板厚度大于10 ii m小于200 ii m之间；前述构成该金属层厚度大于0.1 小于50 之间；前述构成该基板可为砷化镓(GaAs)或磷化铟(InP);前述构成该金属层可为金属材料或金属材料的合金者；而该金属材料可为金或铜；且前述该金属层，可用蒸镀、分子束磊晶、电镀或溅镀方式，将该金属层形成于该基板背面。与现有技术相比较，本发明具有的有益效果是本发明通过运用本发明的特殊切割方式，可平整切割晶元，而无需事先在基板的背面蚀刻出街道状光罩凹槽，又可将基板研磨至IOOym以下，既可节省机台使用，减少将近一半的制程的时间，节省材料的使用，增加切割后单晶片的散热效率，并大幅增强晶片的抗折强度，因此本发明确实可达到预期的目的，并具有良好制程稳定性及元件可靠度等优点。
图1A是已完成集成电路制作的晶元的基板背面及正面的示意·
图1B是一现有技术在基板背面形成金属粘着薄膜、金属层及光阻后的剖面结构示意图；图1C是一现有技术在基板背面蚀刻出街道状光阻层凹槽的剖面结构示意图；图1D是一现有技术在基板背面蚀刻出街道状金属层凹槽的剖面结构示意图；图1E是一现有技术在基板背面去除光阻层后的剖面结构示意图；图1F是一现有技术切割基板的剖面结构示意图；图1G是一现有技术基板切割后的单晶片的剖面结构示意图；图2A是本发明的已完成集成电路制作的基板，其背面研磨前的剖面结构示意图；图2B是本发明的已完成集成电路制作的基板，其背面研磨后的剖面结构示意图；图2C是本发明在基板背面镀上金属层的剖面结构示意图；图2D是本发明在基板背面研磨后以及在基板背面镀上金属层的局部放大示意图；图2E是本发明的切割基板的局部放大示意图；图2F是本发明的切割基板的剖面结构示意图；图2G是本发明的基板切割后的单晶片的剖面结构示意图。附图标记说明101基板；103主动层；105金属粘着薄膜；107金属层；109光阻层；111街道状光阻层凹槽；113街道状金属层凹槽；115切割道；117边缘残留凹槽；201基板；203主动层；207预备镀金属层区域；209金属层；211切割道；215基板金属层交界处。
具体实施例方式图2A是本发明的已完成集成电路制作的基板，其背面研磨前的剖面结构示意图，其中包括一基板201 ;于该基板201上设置有一主动层203 ;其中该基板201通常是使用砷化镓(GaAs)或磷化铟(InP)等半导体材料所构成；而该主动层203则是包括了已制作完成的至少一集成电路。于实作时，该主动层203通常是包括了复数个彼此独立的集成电路的分布，而最终需将这些复数个集成电路切割开来，成为复数个个别独立的集成电路的单晶片，然后再加以封装为成品。但在切割之前，需先在该基板201的背面镀上一层金属层，一来可以提升半导体晶片抗折强度，一来有利于封装时的粘着。在实作上，我们通常在该基板201的背面镀上一层金属层之前，会先将该基板201的背面加以研磨，研磨后该基板201的厚度可为大于10 y m小于200 y m之间。在实作上，通常我们会研磨至该基板201的厚度约为50 左右，如图2B所示，是本发明的已完成集成电路制作的基板，其背面研磨后的剖面结构示意图，由图2B可看出，该基板201的背面经研磨过后，该基板201的厚度变薄了。而研磨过后的该基板201的背面，是一预备镀金属层区域207。接下来如图2C所示，是本发明在基板背面镀上金属层的剖面结构示意图，在该预备镀金属层区域207上镀上一金属层209。如图2D所示，是本发明在基板背面研磨后以及在基板背面镀上金属层的局部放大示意图，其中图2D左半部图是研磨过后的该基板201的背面部分，也即该预备镀金属层区域207。而图2D右半部图是在该预备镀金属层区域207上镀上一层该金属层209。其中该金属层可为金属材料或金属材料的合金者；而该金属材料可为金或铜所构成。且该金属层209可用蒸镀、分子束磊晶、电镀或溅镀方式，将该金属层209形成于该基板201的背面的该预备镀金属层区域207上。且该金属层209的厚度大于0.1 ii m小于50 ii m之间。在实作上，通常该金属层209的厚度约为3 左右。而该金属层209的范围至少需完整覆盖住该基板201背面相对于该主动层203的集成电路的区域。且该金属层209的面积可大于或等于该主动层的集成电路的面积。在实作上，可于该基板201的背面的该预备镀金属层区域207上，整面镀上该金属层209，使得制程上较为方便制作。镀完该金属层209之后，即可以进行晶片切割程序。如第2E、2图F所示，是本发明的切割基板的局部放大示意图以及剖面结构示意图。切割采用本发明的特殊切割方式，在切割时会形成街道状的切割道211，该切割道211的宽度约为30 ii m，切割之后，每一切割道211，都会造成该基板201及该金属层209耗损约30 ii m的宽度。运用本发明的特殊切割方式，在切割时不会让该金属层209的碎屑被到处喷溅，也不会有让该金属层209的碎屑被沾粘到该主动层203的集成电路上，而影响到该主动层203的集成电路的正常运作，增加产品的合格率。切割完毕之后，可切割成至少一高抗折强度半导体单晶片，如图2G所示，是本发明的基板切割后的单晶片的剖面结构示意图。而经切割后所形成的该单晶片，有以下的结构一基板201，于该基板201上有一主动层203，其中该主动层203是包括了已制作完成的至少一集成电路。于该基板201下 此本发明片片，镀有一金属层209，其中该金属层209完整覆盖住该基板201的背面，且该金属层209的面积大于或等于该基板201的面积。其中该基板201可为砷化镓(GaAs)或磷化铟(InP)，且该基板201厚度可大于10 y m小于200 u m之间。在实作上，通常该基板201的厚度约为50iim左右。该金属层209厚度可大于0.1iim小于50 iim之间。在实作上，通常该金属层209的厚度约为3 y m左右。且该金属层209可为金属材料或金属材料的合金者；而该金属材料可为金或铜。可用蒸镀、分子束磊晶、电镀或溅镀方式，将该金属层209形成于该基板201的背面。其中经切割后于该单晶片四周的该基板201与该金属层209的交界处是一基板金属层交界处215。运用本发明的特殊切割方式，可以将该金属层209及该基板201整齐切割，也可使该基板金属层交界处215结构完整，使得该金属层209与该基板201在该基板金属层交界处215不易产生裂痕，如此可大幅增强晶片的抗折强度。综上所述，本发明通过运用本发明的特殊切割方式，可平整切割晶元，而无需事先在基板的背面蚀刻出街道状光罩凹槽，又可将基板研磨至lOOym以下，既可节省机台使用，减少将近一半的制程的时间，节省材料的使用，增加切割后单晶片的散热效率，并大幅增强晶片的抗折强度，因此本发明确实可达到预期的目的，并具有良好制程稳定性及元件可靠度等优点。
以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离权利要求所限定的精神和范围的情况下，可作出许多修改、变化或等效，但都将落入本发明的 保护范围之内。
权利要求
1.一种高抗折强度半导体晶元改良结构，其特征在于，其主要结构包括有 一基板； 一主动层，形成于该基板正面，且该主动层包含有至少一集成电路；以及 一金属层，形成于该基板背面，且该金属层完整覆盖住该基板背面相对于该主动层的集成电路的区域。
2.根据权利要求1所述的高抗折强度半导体晶元改良结构，其特征在于该金属层的面积大于或等于该主动层的集成电路的面积。
3.根据权利要求1所述的高抗折强度半导体晶元改良结构，其特征在于该基板厚度大于IOum小于200 u m。
4.根据权利要求1所述的高抗折强度半导体晶元改良结构，其特征在于该金属层能够完整覆盖住该基板的背面。
5.根据权利要求1所述的高抗折强度半导体晶元改良结构，其特征在于该金属层厚度大于0.1 y m小于50 u m。
6.根据权利要求1所述的高抗折强度半导体晶元改良结构，其特征在于该基板为砷化镓或磷化铟。
7.根据权利要求1所述的高抗折强度半导体晶元改良结构，其特征在于该金属层为金属材料或金属材料的合金。
8.根据权利要求7所述的高抗折强度半导体晶元改良结构，其特征在于该金属材料为金或铜。
9.根据权利要求1所述的高抗折强度半导体晶元改良结构，其特征在于用蒸镀、分子束磊晶、电镀或溅镀方式，将该金属层形成于该基板的背面。
10.一种高抗折强度半导体单晶片，其特征在于，其主要结构包括有 一基板； 一主动层，形成于该基板正面，且该主动层包含有至少一集成电路；以及 一金属层，形成于该基板背面，且该金属层完整覆盖住该基板的背面。
11.根据权利要求10所述的高抗折强度半导体单晶片，其特征在于该金属层的面积大于或等于该基板的面积。
12.根据权利要求10所述的高抗折强度半导体单晶片，其特征在于该基板厚度大于10 u m 200 u m。
13.根据权利要求10所述的高抗折强度半导体单晶片，其特征在于该金属层厚度大于 0.1 u m 小于 50 u m0
14.根据权利要求10所述的高抗折强度半导体单晶片，其特征在于该基板为砷化镓或磷化铟。
15.根据权利要求10所述的高抗折强度半导体单晶片，其特征在于该金属层为金属材料或金属材料的合金。
16.根据权利要求15所述的高抗折强度半导体单晶片，其特征在于该金属材料为金或铜。
17.根据权利要求10所述的高抗折强度半导体单晶片，其特征在于用蒸镀、分子束磊晶、电镀或溅镀方式，将该金属层形成于该基板的背面。
18.一种高抗折强度半导体晶元改良结构的制造方法，其特征在于，包括以下步骤 在一基板正面，形成一主动层，且该主动层包含有至少一集成电路； 在该基板的背面形成一金属层，且该金属层完整覆盖住该基板背面相对于该主动层的集成电路的区域；以及 将该高抗折强度半导体晶元以特殊的方式切割，可切割成至少一高抗折强度半导体单晶片，且在切割完毕之后，该高抗折强度半导体单晶片背面的金属层完整覆盖住该高抗折强度半导体单晶片基板的背面。
19.根据权利要求18所述的制造方法，其特征在于该高抗折强度半导体单晶片背面的金属层的面积大于或等于该高抗折强度半导体单晶片的基板的面积。
20.根据权利要求18所述的制造方法，其特征在于该金属层的面积大于或等于该主动层的集成电路的面积。
21.根据权利要求18所述的制造方法，其特征在于在该基板的背面形成该金属层之前，先将该基板的背面加以研磨。
22.根据权利要求21所述的制造方法，其特征在于该基板厚度大于10小于200 u m。
23.根据权利要求18所述的制造方法，其特征在于该金属层完整覆盖住该基板的背面。
24.根据权利要求18所述的制造方法，其特征在于该金属层厚度大于0.1 y m小于50 u m0
25.根据权利要求18所述的制造方法，其特征在于该基板为砷化镓或磷化铟。
26.根据权利要求18所述的制造方法，其特征在于该金属层为金属材料或金属材料的合金。
27.根据权利要求26所述的制造方法，其特征在于该金属材料为金或铜。
28.根据权利要求18所述的制造方法，其特征在于用蒸镀、分子束磊晶、电镀或溅镀方式，将该金属层形成于该基板的背面。
全文摘要
本发明是一种高抗折强度半导体晶元改良结构及其制造方法，其中前述改良结构包括有一基板、一主动层、一金属层；其中该主动层，形成于该基板正面，且该主动层包含有至少一集成电路；而其中该金属层形成于该基板背面，且该金属层完整覆盖住该基板背面相对于该主动层的集成电路的区域。运用本发明的特殊切割方式，可以将该金属层及该基板整齐切割，切割后的单晶片四周的基板金属层交界处不易产生裂痕，如此可大幅增强该单晶片的抗折强度。
文档编号H01L21/304GK103066026SQ20111032239
公开日2013年4月24日 申请日期2011年10月21日 优先权日2011年10月21日
发明者花长煌 申请人:稳懋半导体股份有限公司