专利名称：一种嵌入式闪存的制作方法
技术领域：
本发明涉及半导体制造技术领域，尤其涉及一种嵌入式闪存的制作方法。
背景技术：
存储器用于存储大量数字信息，最近据调查显示，在世界范围内，存储器芯片大约占了半导体交易的30%，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器，如RAM(随机存储器)、DRAM(动态随机存储器)和FRAM(铁电存储器)等，其中，闪存存储器即FLASH以及成为非易失性半导体存储技术的主流，在各种各样的FLASH器件中，嵌入式闪存是片上系统(SOC)的一种，在一片集成电路内同时集成逻辑电路模块和闪存电路模块，在智能卡、微控制器等产品中有广泛的用途。在集成电路内制作逻辑电路模块和闪存电路模块的过程中，图IA IE为现有技术中嵌入式闪存制作方法所对应的剖面结构示意图。参照图1A，首先将半导体衬底10按形成功能分别划分为闪存区域11和逻辑区域12，在半导体衬底10上依次形成二氧化硅层 121、浮栅多晶硅层122以及第一氮化硅层123，在所述逻辑区域12内采用光刻形成浅沟槽 124，如图IA IE所示，所述闪存区域11沿Y轴剖面，所述逻辑区域12沿X轴剖面，沿Y 轴剖面的所述闪存区域11中并未示出浅沟槽，但在闪存区域11内确有浅沟槽，对此，本领域普通技术人员应该知晓；参照图1B，在所述浅沟槽124内填充绝缘物，以形成浅沟槽隔离 125，形成浅沟槽隔离125后，第一氮化硅层123的作用已完成，需要去除。由于去除了第一氮化硅层123，浅沟槽隔离125的表面高于浮栅多晶硅层122的表面，高度差为500A 600A ；参照图1C，在浮栅多晶硅层122以及浅沟槽隔离125上沉积第二氮化硅层126，使闪存区域11进行离子注入以及在凹槽127内形成浮栅极侧墙127’的过程中，所述第二氮化硅层126能够作为硬掩膜保护所述逻辑区域12不受影响。在逻辑区域12中，由于浅沟槽隔离125的表面高于浮栅多晶硅层122的表面，因此，覆盖在浅沟槽隔离125上的第二氮化硅比覆盖在浮栅多晶硅层122上的第二氮化硅高，高度差为500A 600A，即在逻辑区域12 内第二氮化硅层126对应浮栅多晶硅的部分可以形成浅凹槽128 ；参照图1D，在第二氮化硅层126上沉积有源多晶硅层129，使有源多晶硅能够填充所述凹槽127，以形成源极；参照图 1E,在逻辑区域12内第二氮化硅层126具有浅凹槽128，浅凹槽128内填充有500A 600A 的有源多晶硅，因此采用化学机械研磨对有源多晶硅层129进行平坦化处理时，浅凹槽128 内的有源多晶硅不容易去除，对逻辑区域12进行进一步制程时，采用湿法刻蚀去除第二氮化硅层126，在采用湿法刻蚀去除第二氮化硅层126的过程中，残留在浅凹槽128内的有源多晶硅会对去除第二氮化硅层126造成不良影响。
发明内容
本发明所要解决的技术问题是提供了一种嵌入式闪存的制作方法，以解决残余的有源多晶硅导致氮化硅层难以去除的问题。为了解决上述技术问题，本发明的技术方案是提供了一种嵌入式闪存的制作方
3法，包括将半导体衬底划分为闪存区域和逻辑区域，在所述半导体衬底上依次形成二氧化硅层、浮栅多晶硅层以及第一氮化硅层，在所述逻辑区域和所述闪存区域内分别形成浅沟槽；在所述浅沟槽内填充绝缘物，以形成浅沟槽隔离，去除所述第一氮化硅层；在所述浮栅多晶硅层以及所述浅沟槽隔离上形成第二氮化硅层，并使所述第二氮化硅层平坦化；在所述第二氮化硅层上形成第三氮化硅层；在所述闪存区域形成凹槽；在所述第三氮化硅层上沉积有源多晶硅层，以在所述凹槽内形成源极；采用化学机械研磨平坦化处理所述有源多晶硅层；采用湿法刻蚀去除所述第二氮化硅层和所述第三氮化硅层；去除所述逻辑区域的所述浮栅多晶硅层，在所述逻辑区域形成CMOS结构，在所述闪存区域形成字线。进一步的，在所述凹槽侧壁上形成浮栅极侧墙，在所述浮栅极侧墙内形成源级。进一步的，所述第二氮化硅层的厚度为1900A 2200A。进一步的，所述第三氮化硅层的厚度为1900A 2200A。进一步的，所述有源多晶硅层的厚度为1800A 1950A。本发明提供的嵌入式闪存的制作方法，在浮栅多晶硅层以及浅沟槽隔离上分两次沉积氮化硅层，即第二氮化硅层以及第三氮化硅层，并且在沉积完第二氮化硅层之后，使第二氮化硅层的表面平坦化，第三氮化硅层覆盖在表面平坦化的第二氮化硅层上，使得第三氮化硅层上沉积的有源多晶硅层在经过化学机械研磨后不在第三氮化硅层上有残留，最后能够顺利地采用湿法刻蚀去除第二氮化硅层和第三氮化硅层，提高了湿法刻蚀的效率。
图IA IE为现有技术中嵌入式闪存制作方法所对应的剖面结构示意图；图2是本发明实施例提供的嵌入式闪存的制作方法的步骤流程图；图3A 3E为本发明实施例提供的嵌入式闪存制作方法所对应的剖面结构示意图。
具体实施例方式以下结合附图和具体实施例对本发明提出的一种嵌入式闪存的制作方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。本发明的核心思想在于，提供的嵌入式闪存的制作方法，在浮栅多晶硅层以及浅沟槽隔离上分两次沉积氮化硅层，即第二氮化硅层以及第三氮化硅层，并且在沉积完第二氮化硅层之后，使第二氮化硅层的表面平坦化，第三氮化硅层覆盖在表面平坦化的第二氮化硅层上，使得第三氮化硅层上沉积的有源多晶硅层在经过化学机械研磨后不在第三氮化硅层上有残留，最后能够顺利地采用湿法刻蚀去除第二氮化硅层和第三氮化硅层，提高了湿法刻蚀的效率。图2是本发明实施例提供的嵌入式闪存的制作方法的步骤流程图。参照图2，提供的一种嵌入式闪存的制作方法，包括S21、将半导体衬底划分为闪存区域和逻辑区域，在所述半导体衬底上依次形成二氧化硅层、浮栅多晶硅层以及第一氮化硅层，在所述逻辑区域和所述闪存区域内分别形成浅沟槽；S22、在所述浅沟槽内填充绝缘物，以形成浅沟槽隔离，去除所述第一氮化硅层；S23、在所述浮栅多晶硅层以及所述浅沟槽隔离上形成第二氮化硅层，并使所述第
二氮化硅层平坦化；S24、在所述第二氮化硅层上形成第三氮化硅层；S25、在所述闪存区域形成凹槽；S26、在所述第三氮化硅层上沉积有源多晶硅层，以在所述凹槽内形成源极；S27、采用化学机械研磨平坦化处理所述有源多晶硅层；S28、采用湿法刻蚀去除所述第二氮化硅层和所述第三氮化硅层；S29、去除所述逻辑区域的所述浮栅多晶硅层，在所述逻辑区域形成CMOS结构，在所述闪存区域形成字线。下面将结合剖面结构示意图对本发明的嵌入式闪存的制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。图3A 3E为本发明实施例提供的嵌入式闪存制作方法所对应的剖面结构示意图。参照图3A并结合步骤S21，将半导体衬底30划分为闪存区域31和逻辑区域32，在所述半导体衬底30上依次形成二氧化硅层321、浮栅多晶硅层322、第一氮化硅层323以及光刻胶层，利用光刻胶层对第一氮化硅层323、浮栅多晶硅层322、二氧化硅层321以及半导体衬底30进行光刻，在所述逻辑区域32和闪存区域31内分别形成浅沟槽324，光刻完成后去除光刻胶层。如图3A 3E所示，所述闪存区域31沿Y轴剖面，所述逻辑区域32沿X轴剖面，沿Y轴剖面的所述闪存区域31中并未示出浅沟槽，但在闪存区域31内确有浅沟槽，对此，本领域普通技术人员应该知晓。参照图3B并结合步骤S22，在所述浅沟槽324内填充绝缘物，在本实施例中，所述绝缘物为二氧化硅，利用化学机械掩膜对填充的绝缘物进行平坦化，去除第一氮化硅层323 上的绝缘物，以形成浅沟槽隔离325，最后，去除作为刻蚀停止层的第一氮化硅层323，由于去除了第一氮化硅层323，浅沟槽隔离325的表面高于浮栅多晶硅层322的表面，高度差为 500A 600A。参照图3C，并结合步骤S23、步骤S24以及步骤S25，在所述浮栅多晶硅层322以及所述浅沟槽隔离325上形成第二氮化硅层326，在本实施例中，所形成的第二氮化硅层326 的厚度为1900A 2200A。所形成的第二氮化硅层326表面并不平整，第二氮化硅层326 表面的最高处与最低处具有500A 600A的高度差，对第二氮化硅层326进行化学机械研磨，使第二氮化硅层326表面的最高处与最低处的高度差减少至100A 300A。在所述第二氮化硅层326上形成第三氮化硅层326’，在本实施例中，所形成的第三氮化硅层326’的厚度为1900A 2200A，第三氮化硅层326’表面的最高处与最低处之间的高度差为100A 300A。在所述闪存区域31形成凹槽327，并进行离子注入以及在凹槽327内形成浮栅极侧墙327’，在该过程中，所述第二氮化硅层326以及第三氮化硅层326’能够作为硬掩膜保护逻辑区域32不受影响。在本实施例中，分两步骤沉积氮化硅，并且在第二氮化硅层326沉积完毕后进行化学机械研磨，使得第二氮化硅层326以及第三氮化硅层326’形成的氮化硅层表面的最高处与最低处之间的高度差保持在一个较低的值。
5
参照图3D并结合步骤S26，在所述第三氮化硅层326，上沉积有源多晶硅层329， 以在所述凹槽327内形成源极。参照图3E并结合步骤S27、步骤S28以及步骤S29，采用化学机械研磨平坦化处理所述有源多晶硅层329，由于第三氮化硅层326’表面具有的高度差很小，在本实施例中为 100A 300A，因此在平坦化处理有源多晶硅层329时，位于第三氮化硅层326，表面最低处的有源多晶硅也能够被去除。采用湿法刻蚀去除所述第二氮化硅层326和第三氮化硅层 326’，由于第三氮化硅层326’上没有有源多晶硅的残留，因此，湿法刻蚀能够正常进行。最后，去除所述逻辑区域32的所述浮栅多晶硅层322，在所述逻辑区域32形成 CMOS结构，在所述闪存区域31形成字线，所述工艺方法，本领域普通技术人员已悉知，在此不再赘述。显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种嵌入式闪存的制作方法，其特征在于，包括将半导体衬底划分为闪存区域和逻辑区域，在所述半导体衬底上依次形成二氧化硅层、浮栅多晶硅层以及第一氮化硅层，在所述逻辑区域和所述闪存区域内分别形成浅沟槽；在所述浅沟槽内填充绝缘物，以形成浅沟槽隔离，去除所述第一氮化硅层；在所述浮栅多晶硅层以及所述浅沟槽隔离上形成第二氮化硅层，并使所述第二氮化硅层平坦化；在所述第二氮化硅层上形成第三氮化硅层；在所述闪存区域形成凹槽；在所述第三氮化硅层上沉积有源多晶硅层，以在所述凹槽内形成源极；采用化学机械研磨平坦化处理所述有源多晶硅层；采用湿法刻蚀去除所述第二氮化硅层和所述第三氮化硅层；去除所述逻辑区域的所述浮栅多晶硅层，在所述逻辑区域形成CMOS结构，在所述闪存区域形成字线。
2.根据权利要求1所述的嵌入式闪存的制作方法，其特征在于，在所述凹槽侧壁上形成浮栅极侧墙，在所述浮栅极侧墙内形成源级。
3.根据权利要求1所述的嵌入式闪存的制作方法，其特征在于，所述第二氮化硅层的厚度为1900A 2200A。
4.根据权利要求1所述的嵌入式闪存的制作方法，其特征在于，所述第三氮化硅层的厚度为1900A 2200A。
5.根据权利要求1所述的嵌入式闪存的制作方法，其特征在于，所述有源多晶硅层的厚度为1800A 1950A。
全文摘要
本发明提供了嵌入式闪存的制作方法，将半导体衬底划分为闪存区域和逻辑区域，在半导体衬底上依次形成二氧化硅层、浮栅多晶硅层以及第一氮化硅层，在逻辑区域和闪存区域内分别形成浅沟槽；在浅沟槽内填充绝缘物，以形成浅沟槽隔离，去除第一氮化硅层；在浮栅多晶硅层以及浅沟槽隔离上形成第二氮化硅层，并使第二氮化硅层平坦化；在第二氮化硅层上形成第三氮化硅层；在闪存区域形成凹槽；在第三氮化硅层上沉积有源多晶硅层，以在凹槽内形成源极；采用化学机械研磨平坦化处理有源多晶硅层；采用湿法刻蚀去除第二氮化硅层和第三氮化硅层；去除逻辑区域的浮栅多晶硅层，在逻辑区域形成CMOS结构，在闪存区域形成字线，上述提高了湿法刻蚀的效率。
文档编号H01L21/762GK102361022SQ20111034199
公开日2012年2月22日 申请日期2011年11月2日 优先权日2011年11月2日
发明者于涛, 李冰寒, 江红, 王哲献, 纪登峰, 胡勇, 高超 申请人:上海宏力半导体制造有限公司