专利名称：片上集成铜电感的制作方法
技术领域：
本发明涉及集成电路制造领域，特别涉及一种片上集成铜电感。
技术背景
众所周知的，目前CMOS工艺主要分为铜后道和铝后道两种后道金属互连工艺。由于铜电阻率比铝低30%，从而使用铜后道互连工艺可以大幅降低金属互连线的RC延迟和功耗，提高电路速度，因此在0. 13 μ m以下的先进工艺中铜互连工艺得到广泛应用。
随着半导体集成电路工艺技术的发展，在通信技术领域发挥重要作用的射频集成电路(RFIC)基于成本的考虑逐渐从最初制作在砷化镓(GaAs)等三五族衬底上转移到采用硅(Si)衬底的CMOS工艺上。但是由于CMOS工艺采用低电阻率的硅衬底，这会造成RFIC 的核心器件-电感的品质因子显著降低，从而影响RFIC性能，因此，各种提高CMOS片上集成铜电感品质因子的技术被提出。其中的一种方法是采用铜后道互连技术代替铝后道互连技术制作电感，利用铜的低电阻率的特性，降低电感线圈的欧姆损耗，从而提高电感品质因子和电路性能。
虽然铜后道工艺广受青睐，但是其常见的一个问题就是宽金属线条的碟形 (Dishing)形貌问题。Dishing由图形密度和图形尺寸以及CMP工艺的特殊性形成，很难避免。Dishing会引起当前层宽金属线条方块电阻增大，严重的Dishing会影响后续通孔或者金属层出现阻挡层残留，并进一步可能导致刻蚀腔体污染从而影响生产活动。因此铜后道工艺严格制定金属层的设计规则以保证CMP工艺的均勻性以及生产活动的正常进行。
具体请参见图Ia和图lb，其中，图Ia是现有技术的金属层的俯视图，图Ib是图 Ia沿AA—方向的剖面图。如图Ia所示，上下层图形由于尺寸相同而重合在一起，其中上层宽金属线条30，32，34相互平行，并且由介质层33隔离；下层宽金属线条10，12，14相互平行，并且由介质层13隔离。上下两层金属由通孔层的通孔20，22，M连接。如图Ib所示， 下层金属的Dishing形貌11使得通孔层存在残留21，该残留带来的后果一是轻则造成通孔 22无法完全连接上层宽金属线条32和下层宽金属线条12，使得下层宽金属线条12和上层宽金属线条32之间接触电阻增大，重则造成下层宽金属线条12和上层宽金属线条32之间开路；后果二是在刻蚀32的凹槽时暴露出底部的残留21，使得残留物质散落到刻蚀腔体之中，对设备和硅片造成粘污。同时，上层金属的Dishing形貌31使得上层宽金属线条30， 32，34的金属厚度小于设计值，导致电阻增大从而影响整体的电路表现。
再来看目前常见的基于铜后道互连工艺的片上集成铜电感，其一般的物理尺寸为线宽8 20 μ m，间距1 5 μ m，圈数1 6圈，内径30 90 μ m，外径从几十μ m到数百ym不等。考虑电感工作于射频频段，对寄生效应尤为敏感，因此电感区域的周边很大距离内是不允许放置用于改善工艺均勻性的冗余(Dummy)图形的。电感这种宽线条窄间距， 四周空白区域大的结构使得局部图形密度在极高和极低之间变化，导致电感金属线圈存在严重的Dishing形貌，并且造成电感区域内以及与其他布线区域之间存在很大的工艺不均勻问题。
具体请参见图加和图2b，以常规的单层4. 5圈的片上集成铜电感101为例，该片上集成铜电感101的第一圈金属互连线30、第二圈金属互连线32、第三圈金属互连线34和第四圈金属互连线36之间，都利用第一隔离层33将相邻圈的金属互连线隔离开。该片上集成铜电感101沿BB—方向的纵向剖面图如附图2b所示，由于金属互连线宽度较大，而第一隔离层33宽度较小，在金属互连线30，32，34和36上形成了明显的Dishing形貌，而且中间的两个金属互连线32和34的Dishing形貌最严重。发明内容
本发明提供一种片上集成铜电感，在缓解CMP工艺的Dishing形貌问题的同时能够不改变电感的性能。
为解决上述技术问题，本发明提供一种片上集成铜电感，包括由金属互连线形成的线圈、第一隔离层和第二隔离层，所述第一隔离层将相邻的线圈隔离开，所述第二隔离层将线圈内部隔离开，且所述第二隔离层不分隔金属互连线的起始和结尾处。
进一步地，所述第二隔离层包括至少一个沿所述金属互连线长度方向连续分布的条状隔离层。
进一步地，所述第二隔离层包括1 5个沿所述金属互连线长度方向连续分布的条状隔离层。所述条状隔离层的线宽为1 10 μ m。
进一步地，所述第二隔离层包括多个沿所述金属互连线长度方向间隔分布的条状隔离层。所述条状隔离层的线宽为1 10 μ m。
进一步地，所述片上集成铜电感的圈数为2 6圈。
本发明利用第二隔离层将线圈内部隔离开，S卩，线圈内部的第二隔离层将同一条金属互连线分隔成两条或多条金属互连线，但是至少不分隔金属互连线的起始和结尾处， 使得分隔开的各金属互连线在电感线圈的起始处和结尾处仍然分别保持电位一致，在电学上仍然是同一条金属互连线。由于一条宽的金属互连线被第二隔离层分成多条相对较细的金属互连线，因此可以改善工艺的均勻性。并且，由于电感线圈的金属互连线虽然被分隔开，但是并不完全独立，因此可以保持电感性能不改变。
图Ia是现有技术的金属层的俯视图Ib是图Ia沿AA，方向的剖面图2a是现有技术的片上集成铜电感的俯视图2b是图加沿BB’方向的剖面图3a是本发明实施例一的片上集成铜电感的俯视图
图3b是图3a沿CC’方向的剖面图4a是本发明实施例二的片上集成铜电感的俯视图
图4b是图如沿00’方向的剖面图4c是图 沿EE’方向的剖面图。
具体实施方式
在背景技术中已经提及，电感这种宽线条窄间距，四周空白区域大的结构使得局部图形密度在极高和极低之间变化，导致电感金属线圈存在严重的碟形(Dishing)形貌， 并且造成电感区域内以及与其他布线区域之间存在很大的工艺不均勻问题。为此，本发明提供一种片上集成铜电感，利用第二隔离层将线圈内部隔离开，由于一条宽的金属互连线被第二隔离层分成多条相对较细的金属互连线，因此可以改善工艺的均勻性；并且，所述第二隔离层至少不分隔金属互连线的起始和结尾处，使得分隔开的各金属互连线在电感线圈的起始处和结尾处仍然分别保持电位一致，在电学上仍然是同一条金属互连线，因此可保持电感性能不改变。
实施例一
具体请参考图3a和图北，其中，图3a是本发明实施例一的片上集成铜电感的俯视图，图北是图3a沿CC’方向的剖面图。本实例提供的片上集成铜电感102包括由金属互连线形成的线圈、第一隔离层33和第二隔离层35，所述第一隔离层33将相邻的线圈隔离开，所述第二隔离层35将线圈内部隔离开，且所述第二隔离层35不分隔线圈的起始和结尾处。其中，所述第二隔离层35包括至少一个沿金属互连线长度方向连续分布的条状隔离层。
具体的说，如图3a所示，电感102的第一圈金属互连线被第二隔离层35分隔成三条相对较细的金属互连线30a、30b、30c，其中第二隔离层35方向与电感线圈方向一致，从电感起始处01 —直贯通到结尾处02，但并未把电感线圈分隔成彼此独立的三部分；第二圈金属互连线也被第二隔离层35分隔成三条相对较细的金属互连线32a、32b、32c ；第三圈金属互连线也被第二隔离层35分隔成三条相对较细的金属互连线34a、34b、34c ；同样的，第四圈金属互连线被第二隔离层35分隔成三条相对较细的金属互连线36a、36b、36c。与此同时，各圈金属互连线之间仍然由第一隔离层33把相邻圈的金属互连线隔离开。如图北所示，由于较宽的金属互连线被分隔成多条相对较细的金属互连线，因此Dishing形貌将会得到显著的改善。
此外，最重要的是，电感102的起始处01和结尾处02并没有被第二隔离层35分隔，因此各圈金属互连线被分隔的三条相对较细的金属互连线并不是彼此独立的，而是电学上保持电位一致，仍然是同一条金属互连线。例如，三条相对较细的金属互连线30a、30b、 30c在起始处01没有分隔开，电位仍然保持相同；同时三条相对较细的金属互连线36a、 36b、36c在结尾处02也没有分隔开，电位相同。所以，整个金属线圈在电学表现上仍然是同一个电感，并且保持该电感的性能不变。
在本实施例中，所述金属互连线的线宽为8 20 μ m，所述第二隔离层35包括两个沿金属互连线长度方向连续分布的条状隔离层，所述两个条状隔离层平行排列，每个所述条状隔离层的线宽例如为1 ΙΟμπι。当然，上述数值并不用以限定本发明，本领域技术人员可以根据金属互连线的宽度适应性的选择合适数量和尺寸的条状隔离层。
本实施例中，所述金属互连线环绕成八角形，所述隔离层亦随之环绕成八角形；在其它实施例中所述金属互连线也可以为环形或者六角形等形状，所述隔离层亦随之相应变换，此处不再赘述。
实施例二
具体请参考图如和图4b，其中，图如是本发明实施例一的片上集成铜电感的俯视图，图4b是图如沿CC’方向的剖面图。本实例提供的片上集成铜电感103包括由金属互连线形成的线圈、第一隔离层33和第二隔离层35，所述第一隔离层33将相邻的线圈隔离开，所述第二隔离层35将线圈内部隔离开，且所述第二隔离层35不分隔线圈的起始和结尾处。其中，所述第二隔离层35包括多个沿所述金属互连线长度方向间隔(不连续)分布的条状隔离层。
具体的说，如图如和4b所示，片上集成铜电感103的圈数为2. 5圈，由上下两层金属通过通孔连接形成并联电感。片上集成铜电感103的上层金属互连线包括第一圈金属互连线30、第二圈金属互连线32和第三圈金属互连线34，分别通过通孔20、22和M与下层金属互连线包括第一圈金属互连线10、第二圈金属互连线12和第三圈金属互连线14连接。如图北所示，上层金属互连线30、32和34之间由上层第一隔离层33将相邻圈的金属互连线隔离开，下层金属10、12和14之间由下层第一隔离层13将相邻圈的金属互连线隔离开，上下层金属之间为通孔层介质23。
如图如所示，更进一步地，在上层金属互连线内部，有条状的不连续的第二隔离层35将上层金属互连线30、32和34在局部区域分隔成不完全独立的电位一致的两部分； 在下层金属互连线内部，有条状的不连续的第二隔离层15将下层金属互连线10、12和14 在局部区域分隔成不完全独立的电位一致的两部分；通孔20、22、M分别连接上述上层金属互连线30和下层金属互连线10、上层金属互连线32和下层金属互连线12、以及上层金属互连线34和下层金属互连线12被分隔开的两部分。
上述的上层的第二隔离层35和下层的第二隔离层15改善了电感金属互连线的 Dishing形貌，避免了由于下层Dishing引起的的金属接触不良问题和残留问题。同时，上述的上层第二隔离层35和下层第二隔离层15存在不连续性，即被分隔开的金属互连线在电感起始处01、结尾处02以及整个电感内部并没有被分隔成完全独立的两部分，因此在电学上仍能保持电感的性能。
在本实施例中，所述金属互连线的线宽为8 20 μ m，所述第二隔离层35包括多个沿金属互连线长度方向间隔分布的条状隔离层，每个所述条状隔离层的线宽例如为1 IOum0当然，上述数值并不用以限定本发明，本领域技术人员可以根据金属互连线的宽度适应性的选择合适数量和尺寸的条状隔离层，此处不再赘述。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，相关之处可互相参考。并且，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明各个实施例的目的。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。 对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
权利要求
1.一种片上集成铜电感，其特征在于，包括由金属互连线形成的线圈、第一隔离层和第二隔离层，所述第一隔离层将相邻的线圈隔离开，所述第二隔离层将线圈内部隔离开，且所述第二隔离层不分隔金属互连线的起始和结尾处。
2.如权利要求1所述的片上集成铜电感，其特征在于，所述第二隔离层包括至少一个沿所述金属互连线长度方向连续分布的条状隔离层。
3.如权利要求2所述的片上集成铜电感，其特征在于，所述第二隔离层包括1 5个沿所述金属互连线长度方向连续分布的条状隔离层。
4.如权利要求2所述的片上集成铜电感，其特征在于，所述条状隔离层的线宽为1 10 μ m。
5.如权利要求1所述的片上集成铜电感，其特征在于，所述第二隔离层包括多个沿所述金属互连线长度方向间隔分布的条状隔离层。
6.如权利要求5所述的片上集成铜电感，其特征在于，所述条状隔离层的线宽为1 10 μ m。
7.如权利要求1至6中任意一项所述的片上集成铜电感，其特征在于，所述片上集成铜电感的圈数为2 6圈。
全文摘要
本发明公开了一种片上集成铜电感，包括由金属互连线形成的线圈、第一隔离层和第二隔离层，所述第一隔离层将相邻的线圈隔离开，所述第二隔离层将线圈内部隔离开，且所述第二隔离层不分隔金属互连线的起始和结尾处。由于较宽的金属互连线被第二隔离层分成多条相对较细的金属互连线，因此可以改善工艺的均匀性；并且，由于电感线圈的金属互连线虽然被分隔开，但是并不完全独立，因此可以保持电感性能不改变。
文档编号H01L23/522GK102522385SQ201110457979
公开日2012年6月27日 申请日期2011年12月30日 优先权日2011年12月30日
发明者全冯溪, 王全 申请人:上海集成电路研发中心有限公司