专利名称：基于复合介质栅mosfet光敏探测器源漏浮空编程方法
技术领域：
本发明涉及成像探测器件，尤其是基于复合介质栅MOSFET关于红外、可见光波段至紫外波段的成像探测器件工作机制，是一种基于复合介质栅MOSFET光敏探测器源漏浮空编程方法。
背景技术：
成像探测器在军事民用等各个领域都有很大的应用，当前发展的主要成像探测器是CXD和CMOS-APS，CXD出现较早，技术相对比较成熟，它的基本结构是一列列MOS电容串联，通过电容上面电压脉冲时序控制半导体表面势阱产生和变化，进而实现光生电荷信号的存储和转移读出，也正是由于这个信号转移特点，电荷转移速度很受限制，所以成像速度不高，另外由于是电容串联，一个电容有问题会影响整行信号的传输，所以对工艺要求极高，成品率和成本不够理想。CMOS-APS每个像素采用二极管和晶体管组成，的每个像素都是相互独立的，在整个信号传输过程中不需要串行移动电荷，某一个像素出现问题不影响其他像素性能，所以克服了 C⑶在此方面的缺点，所以对工艺要求也不是那么苛刻，COMS由于采用单点信号传输，通过简单的X-Y寻址技术，允许从整个排列、部分甚至单元来读出数据，从而提高寻址速度，实现更快的信号传输。不过CMOS-APS每个像素由多个晶体管与一个感光二极管构成(含放大器与A/D转换电路)，使得每个像素的感光区域只占据像素本身很小的表面积，灵敏度和分辨率相对较小。通过比较发现两种传统成像探测技术各有优劣，CMOS-APS近年来伴随着CMOS工艺的不断进3步取得了迅速的发展，向我们展现了他的巨大前景，可见提出一种基于CMOS 工艺并能够尽量克服传统CMOS-APS的缺点的成像探测器意义重大。因此本发明人于专利 W02010/094233中提出了一种基于CMOS工艺的复合介质栅光敏探测器。
发明内容
本发明的目的是，提出一种基于复合介质栅MOSFET光敏探测器提出一种源漏浮空编程工作方法，通过控制栅2电压和衬底1电压的调节使器件能够收集并储存光电子。本发明的技术方案复合介质栅MOSFET光敏探测器源漏浮空编程方法，复合介质栅MOSFET光敏探测器单元结构包括半导体衬底(P型)1，半导体衬底正上方依次设有底层绝缘介质5，电荷存储层4，顶层绝缘介质3，控制栅2 ；半导体衬底中(靠近叠层介质两侧)通过离子注入掺杂形成N型源极6和漏极7 ；
所述光电子存储层是多晶硅、Si3N4或其它电子导体或半导体；控制栅2是多晶硅、金属或透明导电电极，控制栅极面或基底层至少有一处为对探测器探测波长透明或半透明的窗口。两层绝缘介质有效隔离电荷存储区，使电荷限制的电荷存储层4内实现存储功能，一般为宽带半导体，以保证电子可以从衬底1穿越势垒而进入电荷存储层4。底层介质材料可以采用氧化硅、SiON或其它高介电常数介质；顶层介质的材料可以采用氧化硅/氮化硅/氧化硅、氧化硅/氧化铝/氧化硅、氧化硅、氧化铝或其它高介电常数介质材。
基于复合介质栅MOSFET光敏探测器源漏浮空编程方法，曝光编程过程步骤
1)曝光过程中源极6和漏极7浮空，衬底1加一负偏压脉冲Vb，同时控制栅2要加一正向偏压脉冲Vg ；
2)上述曝光过程中，源极和漏极浮空，衬底1加一个两段的负偏压脉冲，两段电压分别为Vbl、Vb2，同时控制栅2加一个两段的正偏压脉冲，两段电压分别为Vgl、Vg2 ；
3)上面所述1)和2)中Vg数值范围(T15V，Vb数值范围-15 0V，Vgl数值范围(TlOV， Vg2数值范围(T15V，Vbl数值范围-1(T0V，Vb2数值范围-15 OV ；两段电压的范围可不一样，典型的操作条件是控制栅7至12V，衬底-9至-5V。所述衬底1加一个两段的负偏压脉冲，两段电压分别为Vbl、Vb2，控制栅2加一个两段的正偏压脉冲，是指使用前段时间较长电压较小的脉冲和后段时间极短电压稍大的脉冲相结合的方法来实现曝光编程；用前段时间较长电压较小的脉冲来产生光电子并将光电子收集到P型半导体衬底1和底层绝缘层5的界面处，而后段时间极短电压稍大的脉冲使得P型半导体衬底1中的光电子通过F-N隧穿进入电荷存储层。在P型半导体衬底1加一负偏压脉冲Vb，同时控制栅2要加一正向偏压脉冲Vg ； 在P型半导体衬底1中形成耗尽层，当光入射到耗尽层中光子被半导体吸收时，产生光电子，光电子在控制栅2电压的驱使下移动到P型半导体衬底和底层绝缘层的界面处，当控制栅2和P型半导体衬底1电压足够大的时候，底层介质中电场很大，光电子通过F-N隧穿后进入电荷储存层4.由于形成耗尽层产生光电子并将光电子收集到P型半导体衬底1和底层绝缘层5的界面处所需控制栅2和P型半导体衬底1的电压较小而时间较长。而F-N隧穿所需电场较高而时间很短，所以也可以使用一段时间较长电压较小的脉冲和一段时间极短电压稍大的脉冲相结合的方法来实现曝光编程。用前段时间较长电压较小的脉冲来产生光电子并将光电子收集到P型半导体衬底1和底层绝缘层5的界面处，而后段时间极短电压稍大的脉冲使得P型半导体衬底1中的光电子通过F-N隧穿进入电荷存储层。由于操作电压较大，源极6和漏极7应当悬空以防止电子从源极6和漏极7注入，电荷存储层4在存入光电子后会产生阈值电压的漂移，通过对曝光前后阈值电压漂移量的测量可以定出电荷存储层中4中光电子数目。增加控制栅2或者P型半导体衬底1电压，可以增加耗尽层厚度，从而增加光子收集的范围，同时增加控制栅2或者P型半导体衬底1的电压可以增大底层介质3中电场强度，从而增大F-N隧穿的几率。本发明的有益效果是所述复合介质栅MOSFET光敏探测器工作在源极6和漏极7 浮空的条件下，可以通过在控制栅2和P型半导体衬底1上同时加脉冲电压而使其可以曝光成像。可以通过对控制栅2和P型半导体衬底1的电压脉冲的灵活调节达到不同的编程效果。在P型半导体衬底ι加一负偏压脉冲Vb，在控制栅2加一正偏压脉冲Vg，Vb和Vg 足够大，光电子可以通过F-N隧穿进入电荷存储层。增加控制栅2和P型半导体衬底1的电压可以增加F-N隧穿几率，同时增加耗尽区深度，由于F-N隧穿过程迅速，因此编程所需时间很短。使用一段时间较长电压较小的脉冲和一段时间极短电压稍大的脉冲相结合的方法来实现曝光编程。从而减少曝光过程中探测器处在高电压下的时间，使得无光时编程时阈值电压的变化即暗电流减小。
探测器结构如图2所示，由于器件源极6和漏极7与底层绝缘层5存在交叠区，因此源极6和漏极7的电子有可能在电场的作用下通过F-N隧穿的方式进入电荷存储层4。而源漏的浮空可以有效的防止源极6和漏极7的电子通过F-N隧穿的方式进入电荷存储层。 从而减小暗电流。根据本发明所述工作方法具有如下特点暗电流小所述工作条件下源漏端浮空，可以有效的防止源极6和漏极7的电子通过F-N隧穿的方式进入电荷存储层4，从而有效的减小暗电流。同时可以使用两段脉冲使得器件处在高电压下的时间减小，从而减小暗电流。量子效率高所述工作条件下可以通过调节电压使得器件耗尽区增大，F-N几率增大，而且还可以有部分电子在耗尽区中受电场加速后达到足够大的能量，直接越过底层介质5与P型半导体衬底1的势垒进入电荷存储层，从而提高量子效率。
图ι为复合介质栅MOSFET光敏探测器基本结构。图2为曝光时加电压方式。图3为两段脉冲的示意图。图4探测器能带图和光电子产生，转移和存储示意图。图5探测器能带图和光电子产生，转移和存储另一示意图。图6为曝光过程中阈值电压变化的示意图。图7为控制栅电压与阈值变化的关系(图7a)以及衬底电压与阈值变化(图7b)的关系
具体实施方法。下面将参阅
本发明的工作过程和物理机制如下如图1为复合介质栅MOSFET光敏探测器基本结构，
1)半导体衬底(P型)1
2)半导体衬底正上方依次设有底层绝缘介质5，电荷存储层4，顶层绝缘介质3，控制栅2
3)半导体衬底1中(靠近叠层介质两侧)通过离子注入掺杂形成N型源极6和漏极7. 所述电荷存储层是多晶硅、Si3N4或其它电子导体或半导体；控制栅2是多晶硅、金属
或透明导电电极，控制栅极面或基底层至少有一处为对探测器探测波长透明或半透明的窗口。两层绝缘介质有效隔离电荷存储区4，使电荷限制的电荷存储层4内实现存储功能，一般为宽带半导体，以保证电子可以从P型半导体衬底1穿越势垒而进入电荷存储层4。底层介质材料可以采用氧化硅、SiON或其它高介电常数介质；顶层介质的材料可以采用氧化硅 /氮化硅/氧化硅、氧化硅/氧化铝/氧化硅、氧化硅、氧化铝或其它高介电常数介质材。光电转换过程如图2所示编程过程，源极6和漏极7浮空，衬底加一个-2(T0V 的负向偏压脉冲Vb或者的如图3所示的-2(T0V的两段的负向电压脉冲Vbl、Vb2 ( I Vbl < |Vb2 I )，栅极加一个(T20V的正向偏压脉冲Vg或者如图2所示的(T20V的两段的正向电压脉冲Vgl、Vg2 (| Vgl < I Vg2 I )，在P型半导体衬底1中形成耗尽层，当光子到达耗尽区，如果光子能量光子半导体A (或Ai 。)，光子被半导体吸收并激发一个电子空穴对。电子转移和存储图4所示过程为探测器曝光过程中P型半导体衬底1到控制栅2方向的能带图和电子转移过程，光电子在栅极电压的驱使下移动到P型半导体衬底1和底层绝缘层5的界面处，当控制栅2和P型半导体衬底1电压足够大的时候，光电子通过F-N 隧穿后进入电荷储存层4(如图4).如果光子hr>半导体半导体与底层介质的ΔΑ。，激发的光电子会直接进入底层介质5，然后在底层介质电场的作用下迁移到电荷存储层4 (如图5).由于曝光过程中源漏端浮空，所以在曝光过程中探测器相当于两端器件，电压加在控制栅2和P型半导体衬底1上是同样的作用，因此可以合理的分配控制栅2和P型半导体衬底1的电压值。两段电压的范围可不一样，典型的操作条件是控制栅7至12V，衬底-9 至-5V。由于即使在无光情况下也会有热激发等情况会产生暗电流，所以我们要在无光情况下编程一次，有光情况下编程一次，两次编程的阈值变化量再次作差值，得到的差值我们称为阈值变化(如图5所示)，这个阈值变化乘以电容就即为表征光强的电荷量。增大Vg或Vb可以增大耗尽区宽度，从而增大光子的收集区域，同时增大Vg或Vb 还可以增大底层介质中电场强度从而增大FN隧穿几率。调节Vg或Vb还可以增大耗尽区中的电场强度，当耗尽区中电场很高的时候，在电子向P型半导体衬底1与底层绝缘层5界面处加速移动时会激发出更多的电子空穴对，从而放大光电信号。图6即为衬底电压和控制栅2电压与阈值变化的关系，可以看到随着P型半导体1电压和控制栅2电压的变化，光电响应增加很快。
权利要求
1.基于复合介质栅MOSFET光敏探测器源漏浮空编程方法，复合介质栅MOSFET光敏探测器单元结构包括P型半导体衬底(1)，半导体衬底正上方依次设有底层绝缘介质(5)，电荷存储层(4)，顶层绝缘介质(3)，控制栅(2);半导体衬底中靠近叠层介质两侧通过离子注入掺杂形成N型源极(6)和漏极(7)；曝光编程过程步骤曝光过程中源极和漏极浮空，衬底加一负偏压脉冲Vb，同时控制栅要加一正向偏压脉冲Vg。
2.根据权利要求1所述的基于复合介质栅MOSFET光敏探测器源漏浮空编程方法，其特征是曝光过程中源极和漏极浮空，衬底加一个两段的负偏压脉冲，两段电压分别为Vbl、 Vb2,同时控制栅加一个两段的正偏压脉冲，两段电压分别为Vgl、Vg2。
3.根据权利要求1所述的基于复合介质栅MOSFET光敏探测器源漏浮空编程方法，参数选择是Vg数值范围(T15V，Vb数值范围-15 0V，Vgl数值范围0-10V，Vg2数值范围0 15V， Vbl数值范围-1(T0V，Vb2数值范围-15 0V。
4.根据权利要求1所述的基于复合介质栅MOSFET光敏探测器源漏浮空编程方法，所述衬底加一个两段的负偏压脉冲，两段电压分别为Vbl、Vb2，控制栅加一个两段的正偏压脉冲，是指使用前段时间较长电压较小的脉冲和后段时间极短电压稍大的脉冲相结合的方法来实现曝光编程；用前段时间较长电压较小的脉冲来产生光电子并将光电子收集到P型半导体衬底和底层绝缘层的界面处，而后段时间极短电压稍大的脉冲使得P型半导体衬底中的光电子通过F-N隧穿进入电荷存储层。
5.根据权利要求1所述的基于复合介质栅MOSFET光敏探测器源漏浮空编程方法，其特征是操作条件是控制栅电压为7至12V，衬底电压为-9至-5V。
全文摘要
基于复合介质栅MOSFET光敏探测器源漏浮空编程方法，复合介质栅MOSFET光敏探测器单元结构包括P型半导体衬底(1)，半导体衬底正上方依次设有底层绝缘介质(5)，电荷存储层(4)，顶层绝缘介质(3)，控制栅(2)；半导体衬底中靠近叠层介质两侧通过离子注入掺杂形成N型源极(6)和漏极(7)；曝光编程过程步骤:曝光过程中源极和漏极浮空，衬底加一负偏压脉冲Vb，同时控制栅要加一正向偏压脉冲Vg。通过调节电压可以使衬底耗尽收集光电子从而使器件可以曝光成像,具有量子效率高，暗电流小等特点。
文档编号H01L27/146GK102544039SQ20121000407
公开日2012年7月4日 申请日期2012年1月9日 优先权日2012年1月9日
发明者卜晓峰, 吴福伟, 夏好广, 闫锋, 马浩文 申请人:南京大学