具有增强击穿电压的肖特基二极管的制作方法
【专利摘要】本发明公开了一种改良的肖特基二极管结构及其制造方法。此肖特基二极管结构具有p型主体区域在操作上可以夹住在高电压n型区域中的电流路径，以及场-平板结构在操作上可以将该肖特基二极管的电场电位分配。N阱区域注入于该硅衬底内的一p型外延层之上，且可以作为该肖特基二极管的一阴极，以及N阱区域注入于该高电压N阱区域内可以作为该肖特基二极管的阳极。此肖特基二极管结构也可以作为一低端金属氧化物半导体场效晶体管结构。
【专利说明】具有增强击穿电压的肖特基二极管
【技术领域】
[0001]本发明的实施例是关于肖特基(Schottky) 二极管及制造此种肖特基二极管的工艺方法，更具体的是与可以轻易地集成于标准互补式金属氧化物半导体导体场效晶体管技术中的具有增强击穿电压的肖特基二极管相关。
【背景技术】
[0002]图1显示一传统巨型-转换器电路在反向阻挡状态100及正向导通状态150时的电路示意图。此巨型-转换器电路包括一电压源102、主体二极管104、高端金属氧化物半导体场效晶体管106、低端金属氧化物半导体场效晶体管108、肖特基二极管110、电感112、电容114及电阻116。在反向阻挡状态100时，因为电感112根据通过主体二极管104的电位V2进行充电所以没有电流通过肖特基二极管110。而在正向导通状态150时，主体二极管104及肖特基二极管110两者都提供作为电感112的电流路径。
[0003]在传统的巨型-转换器电路中，此主体二极管104的开启电压是相对高的，且主体二极管104的切换速度则是相对慢的。相对的，此肖特基二极管110的开启电压及切换速度均是相对较佳的，但是传统的肖特基二极管110具有较低的击穿电压。因此，传统的肖特基二极管110相比于主体二极管104可以提供较小电源损失的优点，但是因为较低的击穿电压而无法维持在使用于对电感112进行充电的较高电压。
[0004]肖特基二极管110在其他的电路组态中也是具有类似的缺陷。因此，需要提供一种具有增强击穿电压的肖特基二极管。
【发明内容】
[0005]此处所描述的技术是提供一种改良的肖特基二极管结构及其制造方法。此肖特基二极管结构包含一个或多个P型主体区域，操作上可以夹住在高电压η型区域中的电流路径，以及一个或多个场-平板结构，操作上可以将该肖特基二极管的电场电位分配。
[0006]根据一实施例，此肖特基二极管结构可以进一步包含一硅衬底，以及一 P型外延层于该硅衬底内的一第一深度处。
[0007]根据一实施例，此肖特基二极管结构可以包含一个或多个该高电压η型区域注入于该硅衬底内的该P型外延层之上，其中每一个该高电压η型区域包括该肖特基二极管的一阴极；此肖特基二极管结构也可以包含一个η型阱区，注入于该一个或多个该高电压η型区域的每一个中的该P型外延层之上，该η型阱区包括该肖特基二极管的阳极。
[0008]根据一实施例，此肖特基二极管结构可以进一步包含氧化层区域形成于该衬底的一部分之上；场氧化(FOX)隔离区域形成于该高电压η型区域与该η型阱区的一部分之上；以及一栅极热氧化层区域形成于该衬底的一部分之上。
[0009]根据另一实施例，此肖特基二极管结构可以具有一个或多个多晶硅场平板至少部分地形成于该一个或多个场氧化(FOX)隔离区域、该一个或多个高电压η型区域及该衬底之上，其中该多晶硅场平板包括在操作上可以将该肖特基二极管的电场电位分配的该一个或多个场-平板结构。
[0010]根据另一实施例，此肖特基二极管结构也可以具有一个或多个P型阱区，注入形成于至少两个该高电压η阱区域之间的该衬底内，其中该P型阱区包含在操作上可以夹住在该高电压η型区域中的电流路径的该P型主体区域。
[0011 ] 根据另一实施例，此肖特基二极管结构可以具有一 η-ρ区域，注入于每一个该η阱区域内，以形成与该肖特基二极管的该阴极的欧姆接触；一ρ-ρ区域，注入于每一个该P型主体区域内，以形成与该肖特基二极管的该P型主体区域的欧姆接触；一介电层，形成于该衬底之上；以及金属结构，形成于该介电层之上以提供该肖特基二极管的连接路径。
[0012]根据另一实施例，此肖特基二极管结构可以操作为一低端金属氧化物半导体场效晶体管结构。举例而言，该肖特基二极管的一阴极包含该低端金属氧化物半导体场效晶体管结构的一漏极，且其中一场平板结构包含该低端金属氧化物半导体场效晶体管结构的一栅极，且其中在操作上可以夹住在该高电压η型区域中的电流路径的该P型主体区域包含该低端金属氧化物半导体场效晶体管结构的夹住区域。
[0013]此处所公开的技术还包括一制造一肖特基二极管结构的方法。此方法包含提供一硅衬底；以及形成一P型外延层于该硅衬底内的一第一深度处。此方法可以还包含图案化一高电压η型区域的一光刻胶层；注入一个或多个该高电压η型区域于该娃衬底内的该P型外延层之上，其中每一个该高电压η型区域包括该肖特基二极管的一阴极。此方法可以进一步包含图案化一 η型阱区的一光刻胶层；注入一个η型阱区于该一个或多个该高电压η型区域的每一个中的该P型外延层之上，该η型阱区包括该肖特基二极管的阳极。此方法可以进一步包含形成一氧化层区域于该衬底的一部分之上；形成场氧化(FOX)隔离区域于该高电压η型区域与该η型阱区的一部分之上；以及形成一栅极热氧化层于该衬底之上。
[0014]根据一实施例，部分移除该栅极热氧化层，以形成栅极热氧化层区域于该衬底的一部分之上。形成一多晶娃层于该衬底的一表面之上；部分移除该多晶娃层，以形成一个或多个多晶硅场平板至少部分地形成于该一个或多个场氧化(FOX)隔离区域、该一个或多个高电压η型区域及该衬底之上，其中该多晶硅场平板包括在操作上可以将该肖特基二极管的电场电位分配的该一个或多个场-平板结构。
[0015]根据另一实施例，提供一个或多个P型阱区的一光刻胶掩膜；注入一个或多个P型阱区形成于至少两个该高电压η阱区域之间的该衬底内，其中该P型阱区包含在操作上可以夹住在该高电压η型区域中的电流路径的该P型主体区域。
[0016]根据另一实施例,提供η-ρ区域的一光刻胶掩膜；注入一 η-ρ区域于每一个该η讲区域内，以形成与该肖特基二极管的该阴极的欧姆接触；提供P-P区域的一光刻胶掩膜；注入一 ρ-ρ区域于每一个该P型主体区域内，以形成与该肖特基二极管的该P型主体区域的欧姆接触；形成一介电层于该衬底之上；以及形成金属结构于该介电层之上以提供该肖特基二极管的连接路径。
[0017]根据另一实施例，该肖特基二极管的一阴极包含该低端金属氧化物半导体场效晶体管结构的一漏极，且其中一场平板结构包含该低端金属氧化物半导体场效晶体管结构的一栅极，且其中在操作上可以夹住在该高电压η型区域中的电流路径的该P型主体区域包含该低端金属氧化物半导体场效晶体管结构的夹住区域。【专利附图】
【附图说明】
[0018]本发明是由权利要求所界定。这些和其它目的，特征，和实施例，会在下列实施方式的章节中搭配附图被描述，其中:
[0019]图1显示一传统巨型-转换器电路的电路示意图。
[0020]图2显示根据本发明一范例实施例的肖特基二极管的结构图。
[0021]图3显示根据本发明一范例实施例的肖特基二极管进一步的结构图。
[0022]图4A-图4C分别显示一肖特基二极管的布局图及通过一肖特基二极管的不同截面的剖面图。
[0023]图5显示一肖特基二极管的击穿电压的电性表现的图示。
[0024]图6显示一肖特基二极管的开启电压的电性表现的图示。
[0025]图7A-图7D图显示具有增强击穿电压的肖特基二极管的不同实施例的剖面示意图。
[0026]图8显示一替代实施例中具有增强击穿电压的肖特基二极管的布局图。
[0027]图9显示具有增 强击穿电压的肖特基二极管的一替代实施例的剖面示意图。
[0028]图10显示具有增强击穿电压的肖特基二极管的另一替代实施例的剖面示意图。
[0029]图11显示本发明一实施例的剖面示意图，其使用浅沟道隔离(STI)来取代此具有增强击穿电压的肖特基二极管中的场氧化(FOX)隔离区域。
[0030]图12显示本发明一实施例的剖面示意图，其使用ED结构来取代此具有增强击穿电压的肖特基二极管中的LD结构。
[0031]图13显示本发明一实施例的巨型转换器电路示意图，其具有增强击穿电压的肖
特基-二极管。
[0032]图14显示本发明一实施例的结合一肖特基二极管与结型场效晶体管(JFET)装置的示意图。
[0033]图15显示结合一具有肖特基二极管的元件与低端金属氧化物半导体场效晶体管于单一芯片上的电路示意图。
[0034]图16显示结合一肖特基二极管与低端金属氧化物半导体场效晶体管的特性示意图。
[0035]图17进一步显示结合一具有肖特基二极管与低端金属氧化物半导体场效晶体管的电路布局图与剖面图。
[0036]图18显示一个在开启状态的金属氧化物半导体场效晶体管的电路布局图、电路示意图与剖面图。
[0037]图19显示一个在在关闭状态的金属氧化物半导体场效晶体管的电路示意图与剖面图。
[0038]【主要元件符号说明】
[0039]100 反向阻挡状态；
[0040]102 电压源；
[0041]104 主体二极管；
[0042]106 高端金属氧化物半导体场效晶体管；
[0043]108 低端金属氧化物半导体场效晶体管；[0044]110肖特基二极管；
[0045]112电感；
[0046]114电容；
[0047]116电阻；
[0048]150正向导通状态；
[0049]200肖特基二极管；
[0050]201第一深度；
[0051]202P 型衬底；
[0052]204P 型外延层；
[0053]208高电压 η 阱区(HVNW);
[0054]210η 阱区(NW)；
[0055]214场氧化隔离区域(FOX)；
[0056]216栅极热氧化层区域；
[0057]218多晶硅场平板(POLY)；
[0058]220、222、224、226 欧姆接触；
[0059]228P 型主体区域(p-body)；
[0060]230η-ρ 区域；
[0061]232ρ-ρ 区域；
[0062]234介电层；
[0063]462场平板结构；
[0064]713P型主体区域深度；
[0065]715η 型埋藏层(NBL);
[0066]729P型主体区域与P型阱区；
[0067]761、765 垂直夹钳机制；
[0068]767水平夹钳机制；
[0069]907、1007金属场平板；
[0070]1150肖特基二极管；
[0071]1159浅沟道隔离(S TI)；
[0072]1300巨型转换器电路；
[0073]1310肖特基二极管；
[0074]1403结型场效晶体管(JFET)元件；
[0075]1405肖特基二极管元件；
[0076]1491JFET 的源极；
[0077]1493JFET 的栅极；
[0078]1495JFET 的漏极。
【具体实施方式】
[0079]请参阅图2，其显示根据本发明一范例实施例的肖特基二极管200的结构图。如图中所示，提供一硅晶圆以作为此肖特基二极管200的衬底202。P型外延层204形成于此衬底202之上。
[0080]一光刻胶层被图案化以形成一光刻胶掩膜(未不)来产生高电压的η讲区。高电压η阱区208是在衬底202的P型外延层204之上注入η型杂质。每一个高电压η阱区208可以操作成为此肖特基二极管200的阳极。
[0081]一光刻胶层被图案化以形成一光刻胶掩膜(未示)来产生η阱区210。η阱区210形成于每一个高电压η阱区208之中。每一个η阱区210可以操作成为此肖特基二极管200的阴极。
[0082]一氧化层(未不)形成以覆盖一部分的衬底202。一氮化娃薄膜(未不)被图案化以形成一硬式掩膜，且场氧化(FOX)隔离区域214形成以覆盖一部分的高电压η阱区208及η阱区210。
[0083]请参阅图3，其显示根据本发明一范例实施例的肖特基二极管200进一步的结构图。如图中所示，一栅极热氧化层形成于衬底202、场氧化(FOX)隔离区域214、高电压η阱区208及η阱区210之上。然后，一部分的栅极热氧化层通过刻蚀移除，生成许多栅极热氧化层区域216。
[0084]一多晶硅层形成于衬底202、场氧化(FOX)隔离区域214、高电压η阱区208、η阱区210及栅极热氧化层表面之上。然后，一部分的多晶硅层被移除，生成一个或多个多晶硅平板218。在一实施例中，多晶硅场平板218至少覆盖一部分的一个或多个场氧化(FOX)隔离区域214、一个或多个高电压η阱区208以及衬底202。
[0085]一光刻胶层被图案化以形成一光刻胶掩膜(未示)来产生一个或多个P型区域。一个或多个P型区域228通过注入形成于至少两个高电压η阱区208之间的衬底202中，生成P型主体区域228。此P型注入是通过高能量进行而能穿透栅极热氧化层区域216。
[0086]在一实施例中，多晶硅场平板218系场平板结构218可操作为分布此肖特基二极管200的电场且P型区域220是P型主体区域228操作为将高电压η阱区208中的电流路径夹住。
[0087]一光刻胶层被图案化以形成一光刻胶掩膜(未示)来产生η-ρ区域230。一个或多个η-ρ区域230通过注入形成于η阱区210内。一光刻胶层被图案化以形成一光刻胶掩膜(未示)来产生P-P区域232。一个或多个ρ-ρ区域232通过注入形成于ρ型主体区域228内。为某些ρ-ρ区域232、高电压η阱区208、及场平板结构218形成欧姆接触220及226。在图2中包括阳极222和阴极224分别形成于高电压η阱区208和η-ρ区域230之上。一介电层234形成于场氧化(FOX)隔离区域214、一个或多个η阱区210、一个或多个高电压η阱区208、η-ρ区域230、场平板结构218、栅极热氧化层区域216、ρ型主体区域228、ρ-ρ区域232以及衬底202之上。金属结构(未示)形成于介电层234之上，提供此肖特基二极管200的电性连接路径。
[0088]因此，此肖特基二极管200具有一个或多个P型主体区域228其可以将高电压η阱区208及一个或多个可以分布此肖特基二极管200电位的场平板结构218中的电流路径夹住，使得此肖特基二极管200产生较高的击穿电压。
[0089]图4Α?图4C分别显示一肖特基二极管的布局图400及通过一肖特基二极管的430、460截面的剖面图。请参阅图4Α，此布局图400显示此肖特基二极管的许多不同区域，包括P型主体区域、η阱区、扩散区域、ρ-ρ区域、η-ρ区域、多晶硅层、高电压η阱区及欧姆接触，其都在之前的图2及图3中描述过。截面B-B’ RC-C分别与图4B及图4C中的430、460截面对应。
[0090]图4B显示430截面(或是第4A图中的截面B_B’)。截面430显示一个或多个P型主体区域可操作为将高电压η阱区中的电流路径夹住(例如463)以及一个或多个可以分布此肖特基二极管电位的场平板结构(例如462)中的电流路径夹住，使得此肖特基二极管产生较高的击穿电压。此夹钳机制463类似于一结型场效晶体管的修剪机制，且允许此肖特基二极管达成低漏电流与闻击穿电压等特征。
[0091 ] 图4C显示460截面(或是第4Α图中的截面C_C’)。截面460显示一个或多个可以分布此肖特基二极管电位的场平板结构(例如462)中的电流路径夹住，使得此肖特基二极管产生较高的击穿电压。
[0092]图5显示一肖特基二极管的击穿电压的电性表现的图示500。而放大区域550进一步强调一实施例中的肖特基二极管具有约为55V的高击穿电压，显示较传统的PN结型二极管更高的击穿电压。
[0093]图6显示一肖特基二极管的开启电压的电性表现的图示600。在一实施例中，此肖特基二极管具有较传统的肖特基二极管更低的开启电压，而此较低的开启电压约为0.5V。
[0094]图7A~图7D显示具有增强击穿电压的肖特基二极管的不同实施例的剖面示意图。请参阅图7A，一肖特基二极管750形成于一 ρ型衬底702。ρ型主体区域728延伸向下至一 P型主体区域深度713，此高电压η阱区708大致围绕ρ型主体区域728，导致一垂直夹钳机制761介于ρ型主体区域728与ρ型外延层704之间。因此，此垂直夹钳机制761夹住介于P型主体区域728与ρ型外延层704之间的一部分高电压η阱区域。
[0095]请参阅图7Β，一肖特基二极管751形成于一 ρ型衬底702。一 η型埋藏层(NBL)715形成于P型外延层704的一部分的上方。P型主体区域728延伸向下至此η型埋藏层(NBL) 715，导致一垂直夹钳机制765介于ρ型主体区域728与ρ型衬底702之间。因此，此垂直夹钳机制765夹住一部分的ρ型主体区域728与η型埋藏层(NBL) 715。
[0096]请参阅图7C，一肖特基二极管752形成于一 ρ型衬底702。一 η型埋藏层(NBL)715形成于P型外延层704的一部分的上方。一个或多个P型主体区域与P型阱区729形成于高电压η阱区域708之间且位于η型埋藏层(NBL) 715中央部分的上方，导致一垂直夹钳机制766介于ρ型阱区729与ρ型外延层704之间。因此，此垂直夹钳机制765夹住η型埋藏层(NBL) 715。
[0097]请参阅图7D，一肖特基二极管753形成于一 ρ型衬底702。一个或多个P型主体区域与P型阱区729形成于高电压η阱区域708之间且位于ρ型衬底702的上方，导致一水平夹钳机制767介于一个或多个ρ型主体区域与ρ型阱区729之间。因此，此水平夹钳机制767夹住高电压η阱区域。
[0098]因此，可以使用许多不同的机制与组态达成具有增强击穿电压的肖特基二极管的夹钳机制。结合一个P型主体区域(及/或其他P型阱区)及一个η型电流路径可以用来理解此夹钳机制的原理，其中此夹钳的方式可以是通过此η型电流路径的垂直或水平方向。
[0099]图8显示一替代实施例中具有增强击穿电压的肖特基二极管的布局图800。举例而言，此布局图800可以是一圆形布局。此具有增强击穿电压的肖特基二极管的布局图并不限定为圆形或是长方型的布局，也可以使用其他的一些布局形状。
[0100]图9显示具有增强击穿电压的肖特基二极管的一替代实施例的剖面示意图，其具有一金属场平板907于一部分的介电层934之上而不是如同之前所讨论的一般是多晶硅场平板结构。此金属场平板907位于一个或多个场氧化(FOX)隔离区域914及高电压η阱区908之上。图中并未显示衬底与外延层。此金属场平板907可以将此肖特基二极管900电位分布，导致此肖特基二极管900更高的击穿电压。在一实施例中，此金属场平板907可以是由金属硅化物构成。
[0101]图10显示具有增强击穿电压的肖特基二极管的另一替代实施例的剖面示意图，其同时具有多晶娃场平板结构1008与一金属场平板1007。多晶娃场平板结构1008与一金属场平板1007都可以位于一个或多个场氧化(FOX)隔离区域1014及高电压η阱区1008之上。此多晶硅场平板结构1008可以位于一个或多个ρ型主体区域1028的一部分之上。图中并未显示衬底与外延层。此金属场平板1007与多晶硅场平板结构1008可以将此肖特基二极管1000电位分布，导致此肖特基二极管1000更高的击穿电压。此介电层1034位于此金属场平板1007与多晶娃场平板结构1008之间。在一实施例中，此金属场平板1007可以是由金属硅化物构成。
[0102]因此，为了达成将此肖特基二极管电位分布的场平板效应，可以使用金属硅化物多晶娃场平板、多晶娃场平板或是其组合。
[0103]图11显示本发明一实施例的剖面示意图，其使用浅沟道隔离(STI) 1159来取代此具有增强击穿电压的肖特基二极管中的场氧化(FOX)隔离区域1114。此肖特基二极管1100包含场氧化(FOX)隔离区域1114，而肖特基二极管1150包含浅沟道隔离(STI)区域1159。
[0104]在上述任一实施例中，不管是场氧化(FOX)隔离区域1114或是浅沟道隔离(STI)区域1159可以放置于邻近且位于与η-ρ区域相关的η阱区1110的任一侧。此场氧化(FOX)隔离区域1114或是浅沟道隔离(STI)区域1159也可以放置于邻近且位于两个阳极1122间的η阱区1110的任一侧。
[0105]图12显示本发明一实施例的剖面示意图，其使用ED结构1255来取代此具有增强击穿电压的肖特基二极管中的LD结构1225。举例而言，肖特基二极管1250中使用ED结构1255来取代肖特基二极管1200中的LD结构1225，借以使用此装置的优点。
[0106]图13显示本发明一实施例的巨型转换器电路1300示意图，其具有增强击穿电压的肖特基二极管1310。因此，此肖特基二极管1310可以集成于一巨型转换器电路1300中。此巨型转换器电路1300可以被用于切换模式供应电压(SMPS)技术中且可以为不同的器件提供不同的供应电压。此具有增强击穿电压的肖特基二极管1310致能此巨型转换器电路1300以提供不同电压准位的供应电压。
[0107]图14显示本发明一实施例的结合一肖特基二极管与结型场效晶体管(JFET)装置1400的示意图。此装置1400包括一结型场效晶体管(JFET)元件1403与一肖特基二极管元件1405。此结型场效晶体管(JFET)元件1403是利用将一个或多个与预计的肖特基二极管接触的阳极P型欧姆接触分为设计作为结型场效晶体管(JFET)的源极1491和栅极1493，且通过增加一个η-ρ区域1497于两个场氧化(FOX)隔离区域1414之间且将其与作为结型场效晶体管(JFET)的漏极1495的欧姆接触。结型场效晶体管(JFET)元件1403的一个三维的图示及上视图显示此结型场效晶体管(JFET)元件1403的电流流动方向1494和夹住方向1496。
[0108]图15显示结合一具有肖特基二极管的元件1500与低端金属氧化物半导体场效晶体管1502于单一芯片上的电路示意图。将肖特基二极管与低端金属氧化物半导体场效晶体管的结合减少两个元件在一电路设计中所占用的面积。如此允许此具有增强击穿电压的肖特基二极管可以应用于更多的层面之中。举例而言，金属氧化物半导体场效晶体管与肖特基二极管的结合1502可以分享漏极/阴极1524、大块/夹住区域1528及栅极/场平板结构1518。图中也显示此肖特基二极管的阳极1522。
[0109]因此，具有增强击穿电压的肖特基二极管可以具有一阳极，其具有低端金属氧化物半导体场效晶体管漏极的功能，也可以具有一场平板结构其具有低端金属氧化物半导体场效晶体管栅极的功能，也可以具有一 P型主体区域其操作上夹住具有低端金属氧化物半导体场效晶体管夹住区域的功能高电压η阱区域的电流路径。
[0110]图16显示结合一肖特基二极管与低端金属氧化物半导体场效晶体管的特性示意图。此直流-直流转换器的电源损失可以被分割成三个部分-电源场效晶体管切换损失、直流-直流转换控制电路的损失及被动元件电源损失。被动元件电源损失通常占有整体电源损失的大部分，但是将肖特基二极管与低端金属氧化物半导体场效晶体管(及主体二极管)结合增强了频率进而大幅减少整体的损失。传统直流-直流转换器电路的整体电源损失1600包括被动元件电源损失1602、电源场效晶体管切换损失1604、及传统直流-直流转换器控制电路的损失1606，其远小于具有在较高频率操作的一肖特基二极管的直流-直流转换器电路的整体电源损失1650，因为后者包括较小的被动元件电源损失1652、电源场效晶体管1654、及控制电路损失1656。
[0111]图17进一步显示结合一具有肖特基二极管与低端金属氧化物半导体场效晶体管的电路布局图1700与剖面图1750。此组合包括与图2-图3中所描述的类似元件，但是此肖特基二极管中的阴极1724也作为此金属氧化物半导体场效晶体管的漏极，此肖特基二极管中的场平板结构欧姆接触1726也作为此金属氧化物半导体场效晶体管的栅极，此肖特基二极管中的阳极1720或是ρ型主体连接也作为此金属氧化物半导体场效晶体管的主体。此外,此布局1700包括植入于一个或多个ρ型主体区域1728内的一个或多个η-ρ区域1737。此新的η-ρ区域1737作为此金属氧化物半导体场效晶体管的源极，其也有一欧姆接触以提供连接。
[0112]图18及图19分别显示一个在开启状态的金属氧化物半导体场效晶体管的电路布局图1850、电路示意图1820与剖面图1800，以及一个在关闭状态的金属氧化物半导体场效晶体管的电路示意图1920与剖面图1900。当此电路在关闭状态(状态1900和1920)时，此主体二极管与肖特基二极管几乎同时阻挡了电流。当此电路在开启状态(状态1800和1820)时，此主体二极管与肖特基二极管几乎同时导通阻挡了电流。
[0113]虽然本发明已参照实施例来加以描述，但是本发明创造并未受限于其详细描述内容。替换方式及修改样式已在先前描述中所建议，且其他替换方式及修改样式将为本领域技术人员所能够想到。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果的方案，都不脱离本发明的精神范畴。因此，所有这些替换方式及修改样式意欲落在本发明在随附权利要求及其均等物所界定的范畴之中。
【权利要求】
1.一种肖特 极管，包含: 一个或多个P型主体区域，操作上可以夹住在高电压η型区域中的电流路径；以及 一个或多个场-平板结构，操作上可以将该肖特基二极管的电场电位分配。
2.根据权利要求1所述的肖特基二极管，还包含: 一娃衬底；以及 一 P型外延层于该硅衬底内的一第一深度处。
3.根据权利要求2所述的肖特基二极管，还包含一个或多个该高电压η型区域注入于该硅衬底内的该P型外延层之上，其中每一个该高电压η型区域包括该肖特基二极管的一阴极。
4.根据权利要求3所述的肖特基二极管，还包含一个η型阱区，注入于该一个或多个该高电压η型区域的每一个中的该P型外延层之上，该η型阱区包括该肖特基二极管的阳极。
5.根据权利要求4所述的肖特基二极管，还包含氧化层区域形成于该衬底的一部分之上。
6.根据权利要求5所述的肖特基二极管，还包含场氧化隔离区域形成于该高电压η型区域与该η型阱区的一部分之上。
7.根据权利要求6所述的肖特基二极管，还包含一栅极热氧化层区域形成于该衬底的一部分之上。
8.根据权利要求7所述的肖特基二极管，还包含一个或多个多晶硅场平板至少部分地形成于该一个或多个场氧化隔离区域、该一个或多个高电压η型区域及该衬底之上，其中该多晶硅场平板包括在操作上可以将该肖特基二极管的电场电位分配的该一个或多个场-平板结构。
9.根据权利要求8所述的肖特基二极管，还包含一个或多个P型阱区，注入形成于至少两个该高电压η阱区域之间的该衬底内，其中该P型阱区包含在操作上可以夹住在该高电压η型区域中的电流路径的该P型主体区域。
10.根据权利要求9所述的肖特基二极管，还包含: 一 η-ρ区域，注入于每一个该η阱区域内，以形成与该肖特基二极管的该阴极的欧姆接触； 一 P-P区域，注入于每一个该P型主体区域内，以形成与该肖特基二极管的该P型主体区域的欧姆接触； 一介电层，形成于该衬底之上；以及 金属结构，形成于该介电层之上以提供该肖特基二极管的连接路径。
11.根据权利要求10所述的肖特基二极管，还包含一低端金属氧化物半导体场效晶体管结构。
12.根据权利要求11所述的肖特基二极管，其中该肖特基二极管的一阴极包含该低端金属氧化物半导体场效晶体管结构的一漏极，且其中一场平板结构包含该低端金属氧化物半导体场效晶体管结构的一栅极，且其中在操作上可以夹住在该高电压η型区域中的电流路径的该P型主体区域包含该低端金属氧化物半导体场效晶体管结构的一夹住区域。
13.—种制造一肖特基二极管的方法，该肖特基二极管具有一个或多个P型主体区域，操作上可以夹住在高电压η型区域中的电流路径，以及一个或多个场-平板结构，操作上可以将该肖特基二极管的电场电位分配，该方法包含: 提供一娃衬底；以及 形成一 P型外延层于该硅衬底内的一第一深度处。
14.根据权利要求13所述的方法，还包含: 图案化一高电压η型区域的一光刻胶层； 注入一个或多个该高电压η型区域于该硅衬底内的该P型外延层之上，其中每一个该高电压η型区域包括该肖特基二极管的一阴极； 图案化一 η型阱区的一光刻胶层； 注入一个η型阱区于该一个或多个该高电压η型区域的每一个中的该P型外延层之上，该η型阱区包括该肖特基二极管的阳极。
15.根据权利要求14所述的方法，还包含: 形成一氧化层区域于该衬底的一部分之上； 形成场氧化隔离区域于该 高电压η型区域与该η型阱区的一部分之上；以及 形成一栅极热氧化层于该衬底之上。
16.根据权利要求15所述的方法，还包含部分移除该栅极热氧化层，以形成栅极热氧化层区域于该衬底的一部分之上。
17.根据权利要求16所述的方法，还包含: 形成一多晶娃层于该衬底的一表面之上； 部分移除该多晶硅层，以形成一个或多个多晶硅场平板至少部分地形成于该一个或多个场氧化隔离区域、该一个或多个高电压η型区域及该衬底之上，其中该多晶硅场平板包括在操作上可以将该肖特基二极管的电场电位分配的该一个或多个场-平板结构。
18.根据权利要求17所述的方法，还包含: 提供一个或多个P型阱区的一光刻胶掩膜； 注入一个或多个P型阱区形成于至少两个该高电压η阱区域之间的该衬底内，其中该P型阱区包含在操作上可以夹住在该高电压η型区域中的电流路径的该P型主体区域。
19.根据权利要求18所述的方法，还包含: 提供η-ρ区域的一光刻胶掩膜； 注入一 η-ρ区域于每一个该η阱区域内，以形成与该肖特基二极管的该阴极的欧姆接触； 提供P-P区域的一光刻胶掩膜； 注入一 P-P区域于每一个该P型主体区域内，以形成与该肖特基二极管的该P型主体区域的欧姆接触； 形成一介电层于该衬底之上；以及 形成金属结构于该介电层之上以提供该肖特基二极管的连接路径。
20.根据权利要求19所述的方法，其中该肖特基二极管的一阴极包含该低端金属氧化物半导体场效晶体管结构的一漏极，且其中一场平板结构包含该低端金属氧化物半导体场效晶体管结构的一栅极，且其中在操作上可以夹住在该高电压η型区域中的电流路径的该P型主体区域包含该低端金属氧化物半导体场效晶体管结构的一夹住区域。
【文档编号】H01L27/06GK103456732SQ201210172695
【公开日】2013年12月18日 申请日期:2012年5月30日 优先权日:2012年5月30日
【发明者】吕晋贤, 杜硕伦, 张晋伟, 詹景琳, 李明东 申请人:旺宏电子股份有限公司