氮化镓基半导体器件及其制造方法
【专利摘要】本发明公开了一种氮化镓基半导体器件及其制造方法。所述氮化镓基半导体器件包括同时掺杂有相对较高浓度的硼（B）和锗（Ge）的硅基衬底、所述硅基衬底上的缓冲层、以及所述缓冲层上的氮化物叠层。硼（B）和锗（Ge）的掺杂浓度可以大于1×1019/cm3。
【专利说明】氮化镓基半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2012年6月12日在韩国知识产权局提交的韩国专利申请第10-2012-0062862的优先权，其公开内容通过引用方式整体并入本文中。
【技术领域】
[0003]本发明示例实施例涉及氮化镓基(AlxInyGa1IylO ( x+y < I)半导体器件及其制造方法，更具体地讲，本发明示例实施例涉及通过减小晶圆的弯曲来减小晶圆的损坏和变形同时增强发射光的波长均匀性的氮化镓基半导体器件及其制造方法。
【背景技术】
[0004]GaN材料可以与AlN和InN —起使用来产生具有从紫外射线到红色光谱区域的相对较宽频带的光，并且GaN材料具有相对较高的介质击穿特性。因此，GaN材料广泛用于制造功率相对较高的器件。然而，由于不存在同质衬底，GaN薄膜生长在异质衬底(例如，蓝宝石、SiC和/或Si)上。从而，由于GaN薄膜与异质衬底之间的晶格常数的不匹配，在生长的GaN薄膜上可能存在很多缺陷。而且，由于GaN薄膜与异质衬底之间的热膨胀系数的不匹配，晶圆本身的弯曲增大。如果不匹配增大，则在GaN薄膜中可能出现裂缝，或者异质衬底可能破碎。
[0005]例如，在包括InGaN/GaN结构的多量子阱(MQW)的发光二极管(LED)形成在硅衬底上的情况下，用来生长MQW的模版需要具有低于IOVcm2的缺陷密度，以便制造亮度相对较高的LED。对于低于IOVcm2的缺陷密度，生长在硅衬底上的缓冲层和GaN薄膜需要具有相对较大的厚度。在硅衬底上生长LED结构期间，施加压应力以便补偿由于热膨胀系数不匹配导致的张应力。在这点上，所施加的压应力需要为千兆帕(GPa)级别，这是因为缓冲层和GaN薄膜具有相对较大的厚度。然而，由于在相对较高温度下硅衬底变得可延展，这样的相对较高温度和相对较大压应力可以引起硅衬底的塑性变形。从而，冷却之后的硅衬底可能具有凸形的相对较大弯曲并且可能变硬或破碎。
[0006]这样的衬底的大弯曲在MQW生长工艺期间引起温度不均匀性，这将引起MQW中In的不均匀合成。因此，MQW中产生的光的波长不均匀，这会使LED的成品率恶化。为了解决此问题，通常使用增加衬底厚度的方法。然而，衬底厚度的增加不仅可提高衬底的价格而且可能不能完全防止或减小硅衬底在相对较高温度下的塑性变形。
【发明内容】
[0007]本发明示例实施例提供了通过减小晶圆的弯曲来减小晶圆的损坏和变形同时增大发射光的波长均匀性的氮化镓基半导体器件及其制造方法。
[0008]其他方面将在下面描述中部分阐述，并且部分从该描述中将显而易见的，或者可以通过示例实施例的实践来了解到。
[0009]根据示例实施例，一种半导体器件可以包括掺杂有硼(B)和锗(Ge)的硅基衬底、所述硅基衬底上的缓冲层、以及所述缓冲层上的氮化物叠层。
[0010]硼(B)和锗(Ge)的掺杂浓度可以大于lX1019/cm3。可以在所述硅基衬底中掺杂硼(B)和锗(Ge)，以使得所述硅基衬底的电阻率小于或等于约I Q cm。
[0011]所述缓冲层可以具有由AlN、SiC、Al203、AlGaN、AlInGaN、AlInBGaN、AlBGaN、GaN、XY中的一个形成的单层结构以及由 AIN、SiC, A1203、AlGaN, AlInGaN, AlInBGaN, AlBGaN, GaN、和XY中的一个或多个形成的多层结构中的一种结构,其中X包括钛(Ti )、铬(Cr )、锆(Zr )、铪(Hf)、铌(Nb)、以及钽(Ta)中的至少一个，Y是氮(N)和硼(B、B2)中的一个。
[0012]所述氮化物叠层可以包括多个氮化物半导体层；至少一个掩膜层，其介于所述多个氮化物半导体层之间；以及至少一个中间层，其介于所述多个氮化物半导体层之间。
[0013]所述多个氮化物半导体层可以由AlxInyGa1IyN (其中0<义<1,0:? y:? I, x+y< I)形成。所述至少一个掩蔽层可以由氮化硅(SiNx)和氮化钛(TiN)中的一个形成。
[0014]该半导体器件还可以包括所述氮化物叠层上的器件层，所述器件层可以包括发光二极管(LED)器件、高电子迁移率晶体管(HEMT)、以及激光二极管(LD)器件中的一个。
[0015]根据示例实施例，一种制造半导体器件的方法可以包括:制备掺杂有硼(B)和锗(Ge)的硅基衬底；在所述硅基衬底上形成缓冲层；以及在所述缓冲层上形成氮化物叠层。
[0016]制备掺杂有硼(B)和锗(Ge)的硅基衬底的步骤可以包括对所述硅基衬底执行离子注入。
【专利附图】
【附图说明】
[0017]这些和/或其他方面将从下面结合附图进行的示例实施例的描述中变得显而易见并且更容易理解，其中:
[0018]图1是示出根据示例实施例的氮化镓基半导体器件的示意剖面图；
[0019]图2是用于定义晶圆的弯曲的示图；
[0020]图3是硅衬底的弯曲随硼(B)掺杂浓度变化而变化的曲线图；
[0021]图4是图1的氮化物叠层的详细结构的剖面图；
[0022]图5是示出根据示例实施例的氮化镓基半导体器件的示意剖面图；
[0023]图6A至图6E是用于说明根据示例实施例的图1的半导体器件和使用该半导体器件的器件的制造方法的剖面图；
[0024]图7A至图7F是用于说明根据示例实施例的图5的半导体器件和使用该半导体器件的器件的制造方法的剖面图；以及
[0025]图8A至图8D是用于说明根据示例实施例的发光器件的制造方法的剖面图。【具体实施方式】
[0026]将参照示出了示例实施例的附图来更全面地描述示例实施例。附图中的相同参考标号指示相同元件，并且为了清楚起见放大了元件的尺寸和厚度。本文中描述了示例实施例并且可以在实施例中进行各种变型。当一个层被称为在另一个层或衬底“上”或“上方”时，其可以直接处于另一个层或衬底上，或者它们之间也可以存在中间层。如本文中使用的术语“和/或”包括一个或多个相关列出项的任意和所有组合。诸如一列元件之前的“至少一个”的表述修饰整列元件而不修饰列出的单个元件。[0027]应当理解，尽管本文中可能使用第一、第二等术语来描述各种元件、组件、区域、层和/或部分，这些元件、组件、区域、层和/或部分不受这些术语限制。这些术语仅用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分进行区分。因此，在不背离示例实施例的教导的情况下，以下讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。
[0028]空间相对术语，诸如“在……下面”、“在……之下”、“下面”、“在……之上”、“上面”
等，在本文中使用是为了描述方便以用于描述附图所示的一个元件或特征与其它元件或特征的关系。应当理解，除了附图中所示的方位以外，这些空间相对术语旨在包括器件在使用或操作中的不同方位。例如，如果附图中的器件被翻转，则被描述为在其它元件或特征“下面”或“之下”的元件将位于其它元件或特征的“上面”。因此，示例性术语“在……下面”可以包括位于上面和位于下面两个方位。器件还可以以其他方式定位(旋转90度或处于其它方位)，因此在此所使用的空间相对描述符应该被相应地解释。
[0029]本文中使用的术语仅仅是为了描述各特定实施例的目的，而不是要限制示例实施例。本文中所使用的单数形式“一个”、“该/所述”旨在也包括复数形式，除非上下文清楚地作了其它说明。还应当理解的是，当本文中使用术语“包括”和/或“包含”时，指定了所述特征、整数、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或它们的组的存在或附加。
[0030]本文中，参考作为示例实施例的理想化实施例(和中间结构)的示意示出的剖面示图来描述本发明构思的实施例。如此，由于例如制造技术和/或公差而引起与图示的形状的偏差应当在预料之中。因此，本发明构思的示例实施例不应当被解释为限于本文中示出的区域的特定形状，而将包括例如由制造产生的形状的偏差。例如，被示出为矩形的注入区域可以具有圆形的或弯曲的特征，以及/或者在其边缘处具有注入浓度梯度而不是具有注入区域到非注入区域的二态改变。同样地，通过注入形成的掩埋区可能在该掩埋区与进行该注入所通过的表面之间的区域中导致一些注入。因此，附图中示出的区域本质上是示意性的，并且其形状不旨在示出器件的一个区域的实际形状以及不旨在限制示例实施例的范围。
[0031]除非另外定义，本文中使用的所有术语(包括技术和科学术语)具有与本发明构思所属领域普通技术人员通常理解的含义相同的含义。还应当理解，诸如那些通常使用的字典里定义的术语应被解释为具有与在相关技术背景下含义一致的含义，并且不被解释为理想化的或过于正式的意义，除非本文中明确定义。
[0032]图1是示出根据示例实施例的氮化镓基半导体器件100的示意剖面图。参照图1，氮化镓基半导体器件100可以包括硅基衬底110、缓冲层120、以及氮化物叠层130。
[0033]硅基衬底110可以通过利用相对较高浓度的硼(B)或锗(Ge)对包括硅(Si)或碳化硅(SiC)的硅材料进行掺杂而形成。例如，硼(B)的掺杂浓度可以高于约1019/cm3。在这点上，掺杂浓度可以确定为使得硅基衬底110的电阻率小于或等于1 Q cm。
[0034]同时掺杂有相对较高浓度的硼(B)和锗(Ge)的硅基衬底110可以用来减小在制造半导体器件100时发生的硅基衬底110的翘曲和滑移(slip)。通常，翘曲量表示为在晶圆级测得的弯曲。
[0035]图2是用于定义晶圆的弯曲的示图。在工艺期间发生的衬底的翘曲量可以由在晶圆级测得的弯曲来定义。在这点上，晶圆W整体上表示衬底和在该衬底上形成的薄膜。由于衬底与该衬底上形成的薄膜之间的热膨胀系数彼此不同而发生弯曲。当晶圆在薄膜生长所需的相对较高温度工艺之后被冷却到室温时，衬底和薄膜由于它们不同的热膨胀系数衬底和薄膜而不同程度地收缩，从而导致晶圆W翘曲。
[0036] 在示例实施例中，在晶圆W的厚度方向上的最高位置与最低位置之差被称为弯曲。当其他条件不改变时，弯曲与晶圆W的直径D的平方成比例。因此，当衬底的直径增大时，衬底的弯曲增大。
[0037] 如果使用通常硅衬底并且生长了氮化物半导体薄膜之后，则观察到几十到几百微米的凸状弯曲，其由硅衬底的塑性变形导致。通常，由于硅衬底的热膨胀系数小于形成在该硅衬底上的半导体薄膜的热膨胀系数，在冷却到室温期间半导体薄膜比硅衬底收缩得更大，从而引起凸状弯曲。
[0038]然而，通常，施加千兆帕(GPa)数量级的压应力以便补偿在用于生长的相对较高温度工艺期间在半导体薄膜中产生的张应力。相对较高温度和压应力可以引起硅衬底的塑性变形。即，在室温下易碎的硅衬底在相对较高温度下可延展，在此条件下施加到硅衬底的过度应力引起硅衬底的塑性变形。在示例实施例中，即使在执行了冷却处理并去除了应力之后，硅衬底也不会返回到其原始状态，而是具有凸状弯曲。然而，掺杂的硅基衬底可以减小这样的弯曲。
[0039]图3是在硅衬底上生长GaN LED之后硅衬底的弯曲随着硼(B)掺杂浓度变化而变化的曲线图。参照图3，线表示掺杂有约IO1Vcm3浓度的硼(B)的硅晶圆，
线表示掺杂有约1.5X IO1Vcm3浓度的硼(B)的硅晶圆，线表示未掺杂有硼(B)的硅晶圆。未掺杂有硼(B)的硅晶圆的弯曲约为140 iim，然而掺杂有约IO1Vcm3和1.5 X IO19/cm3浓度的相对较高浓度的硼(B)的硅晶圆的弯曲仅仅约为45 u m。
[0040]而且，可以通过同时利用硼(B)和另一种掺杂材料对硅晶圆进行掺杂来进一步减小硅晶圆的变型。例如，参照下面表1，在硅晶圆掺杂有约2.2~7.0XlO1Vcm3的相对较低浓度的硼(B)的情况下,娃晶圆的滑移长度约为60mm,然而,在娃晶圆掺杂有约1.0~1.5 X IO1Vcm3的相对较高浓度的硼(B)的情况下,娃晶圆的滑移长度减小至约40mm。而且，在硅晶圆掺杂有约1.0~1.5X IO1Vcm3的相对较高浓度的硼(B)和锗(Ge)的情况下，硅晶圆的滑移长度可以进一步减小至约20_。
[0041]
【权利要求】
1.一种半导体器件，包括: 硅基衬底，其掺杂有硼(B)和锗(Ge)； 所述硅基衬底上的缓冲层；以及 所述缓冲层上的氮化物叠层。
2.根据权利要求1所述的半导体器件，其中，硼(B)和锗(Ge)的掺杂浓度大于IXlO19/3cm o
3.根据权利要求1所述的半导体器件，其中，在所述硅基衬底中掺杂硼(B)和锗(Ge)，以使得所述硅基衬底的电阻率小于或等于I Q cm。
4.根据权利要求1所述的半导体器件，其中，所述缓冲层具有由AlN、SiC、Al203、AlGaN、AlInGaN, AlInBGaN, AlBGaN, GaN, XY中的一个形成的单层结构以及由它们中的一个或多个形成的多层结构中的一种结构，其中X包括钛(Ti)、铬(Cr)、锆(Zr)、铪(Hf)、铌(Nb)、以及钽(Ta)中的至少一个，Y是氮(N)和硼(B、B2)中的一个。
5.根据权利要求1所述的半导体器件，其中，所述氮化物叠层包括: 多个氮化物半导体层； 至少一个掩蔽层，其介于所述多个氮化物半导体层之间；以及 至少一个中间层，其介于所述多个氮化物半导体层之间。`
6.根据权利要求5所述的半导体器件，其中，所述多个氮化物半导体层由AlxInyGa1^N形成，其中 0 < X < 1,0 ^ y ^ I, x+y < I。
7.根据权利要求5所述的半导体器件，其中，所述至少一个掩蔽层由氮化硅(SiNx)和氮化钛(TiN)中的一个形成。
8.根据权利要求1所述的半导体器件，还包括: 器件层，其处在所述氮化物叠层上，所述器件层包括发光二极管器件、高电子迁移率晶体管、以及激光二极管器件中的一个。
9.一种制造半导体器件的方法，包括: 制备掺杂有硼(B)和锗(Ge)的硅基衬底； 在所述硅基衬底上形成缓冲层；以及 在所述缓冲层上形成氮化物叠层。
10.根据权利要求9所述的方法，其中，制备所述硅基衬底的步骤包括对所述硅基衬底执行离子注入。
11.根据权利要求9所述的方法，其中，制备所述硅基衬底的步骤包括利用大于IX IO1Vcm3的掺杂浓度的硼(B)和锗(Ge)来对所述硅基衬底进行掺杂。
12.根据权利要求9所述的方法，其中，制备所述硅基衬底的步骤包括利用硼(B)和锗(Ge)对所述娃基衬底进行惨杂，以使得所述娃基衬底的电阻率小于或等于I Q cm。
13.根据权利要求9所述的方法，其中，形成所述缓冲层的步骤包括形成由AIN、SiC,Al203、AlGaN、AlInGaN、AlInBGaN、AlBGaN、GaN、XY中的一个形成的单层结构以及由它们中的一个或多个形成的多层结构中的一种结构，其中X包括钛(Ti)、铬(Cr)、锆(Zr)、铪(Hf)、铌(Nb)、以及钽(Ta)中的至少一个，Y是氮(N)和硼(B、B2)中的一个。
14.根据权利要求9所述的方法，其中，形成所述氮化物叠层的步骤包括: 在所述缓冲层上形成多个氮化物半导体层；在所述多个氮化物半导体层之间形成至少一个掩蔽层；以及 在所述多个氮化物半导体层之间形成至少一个中间层。
15.根据权利要求14所述的方法，其中，形成所述多个氮化物半导体层的步骤包括形成多个 AlxInyGa1IyN 层,其中1,I, x+y < I。
16.根据权利要求14所述的方法，其中形成所述至少一个掩蔽层的步骤包括形成氮化硅(SiNx)和氮化钛(TiN)中的一个层。
17.根据权利要求9所述的方法，还包括: 在所述氮化物叠层上形成器件层，所述器件层包括发光二极管器件、高电子迁移率晶体管、以及激光二极管器件中的一`个。
【文档编号】H01L29/06GK103489896SQ201310231295
【公开日】2014年1月1日 申请日期:2013年6月9日 优先权日:2012年6月12日
【发明者】卓泳助, 金在均, 金峻渊, 李在垣, 崔孝枝 申请人:三星电子株式会社