晶圆测试的方法和装置制造方法
【专利摘要】本发明提供了一种用于测试晶圆的系统，包括探针卡和晶圆。探针卡包括至少一个第一探针位和至少一个第二探针位。晶圆包括多个管芯。至少一个第一探针位被配置为用于第一测试，而至少一个第二探针位被配置为用于第二测试。多个管芯中的每一个管芯都与第一探针焊盘和第二探针焊盘相对应。至少一个第一探针位中的每一个探针位都被配置为接触多个管芯中的每一个管芯的第一探针焊盘。至少一个第二探针位中的每一个探针位都被配置为接触多个管芯中的每一个管芯的第二探针焊盘。本发明还公开了晶圆测试的方法和装置。
【专利说明】晶圆测试的方法和装置
【技术领域】
[0001 ] 本发明涉及集成电路(IC)，更具体地涉及集成电路晶圆测试。
【背景技术】
[0002]在半导体集成电路(IC)的制造过程中，在制造期间和装运之前对晶圆进行测试以确保正常工作。晶圆测试是一种测试技术，其中在自动测试设备(ATE)和形成在晶圆上的管芯之间建立临时电连接以验证IC的正常性能。
[0003]随着电路设计复杂度的提高、半导体制造工艺的快速发展以及对电路性能的要求，已经开发出具有三维(3D)结构的IC来提高电路的性能。存在制造3DIC所需的包括研磨、蚀刻、铣削、各种沉积技术等的许多不同的工艺。这些工艺可在所制造的器件上生成电荷。由于对单个管芯的更多测试模式(pattern)的要求提高，因此，测试时间和测试成本急剧增加。
【发明内容】
[0004]根据本发明的一个方面，提供了一种探针卡，包括:至少一个第一探针位；以及至少一个第二探针位；其中，至少一个第一探针位中的每一个都包括第一探测针，并且被配置为用于管芯的第一测试；至少一个第二探针位中的每一个都包括第二探测针，并且被配置为用于管芯的第二测试；以及第一探测针的覆盖区与第二探测针的覆盖区不同。
[0005]优选地，用于第一测试的第一探测针和用于第二测试的第二探测针所接触的探针焊盘位于管芯内。
[0006]优选地，用于第一测试的第一探测针所接触的探针焊盘位于管芯外部。
[0007]优选地，至少一个第一探针位中的一个第一探针位的第一探测针接触管芯的第一探针焊盘以在第一时间段内进行第一测试，并且至少一个第二探针位中的一个第二探针位的第二探测针接触管芯的第二探针焊盘以在第二时间段内进行第二测试。
[0008]优选地，在第一时间段内进行的第一测试的测试结果被配置为对在第二时间段内进行的第二测试的测试序列和/或测试模式进行微调。
[0009]优选地，至少一个第一探针位和至少一个第二探针位中的每一个都被配置为接触位于晶圆级堆叠件的表面上的凸块以进行接合后测试。
[0010]优选地，至少一个第一探针位的数目等于至少一个第二探针位的数目。
[0011]根据本发明的另一方面，提供了一种用于测试晶圆的系统，包括:探针卡，包括至少一个第一探针位和至少一个第二探针位；以及晶圆，包括多个管芯；其中，至少一个第一探针位被配置为用于第一测试，并且至少一个第二探针位被配置为用于与第一测试不同的第二测试；多个管芯中的每一个管芯都包括第一探针焊盘和第二探针焊盘；至少一个第一探针位中的每一个都被配置为接触多个管芯中相应的第一探针焊盘；以及至少一个第二探针位中的每一个都被配置为接触多个管芯中相应的第二探针焊盘。
[0012]优选地，至少一个第一探针位的覆盖区与至少一个第二探针位的覆盖区不同。
[0013]优选地，至少一个第一探针位中的一个第一探针位接触管芯的第一探针焊盘以在第一时间段内进行第一测试，并且至少一个第二探针位中的一个第二探针位接触管芯的第二探针焊盘以在第二时间段内进行第二测试。
[0014]优选地，在第一时间段内进行的第一测试的测试结果被配置为对在第二时间段内进行的第二测试的测试序列和/或测试模式进行微调。
[0015]优选地，第一探针焊盘的覆盖区与第二探针焊盘的覆盖区不同。
[0016]优选地，多个管芯中的一个管芯的第一探针焊盘位于相应管芯的外部。
[0017]优选地，多个管芯中的一个管芯的第一探针焊盘和第二探针焊盘都位于相应管芯中。
[0018]优选地，至少一个第一探针位的数目等于至少一个第二探针位的数目。
[0019]根据本发明的又一方面，提供了一种配置晶圆测试的方法，包括:通过第一组探针位中的每一个探针位探测与第一组管芯中的管芯相对应的第一组探针焊盘以在第一时间段内进行第一测试；以及通过第一组探针位中的每一个探针位探测与第二组管芯中的管芯相对应的第一组探针焊盘以进行第一测试，并且通过第二组探针位中的每一个探针位探测与第一组管芯中的管芯相对应的第二组探针焊盘以在第二时间段内进行第二测试。
[0020]优选地，该方法还包括:根据第一时间段内的第一测试的测试结果来微调第二时间段内的第二测试的测试序列或测试模式。
[0021]优选地，第一组探针位中的每一个探针位的覆盖区都与第二组探针位中的每一个探针位的覆盖区不同。
[0022]优选地，第一组探针焊盘中的每一个探针焊盘的覆盖区都与第二组探针焊盘中的每一个探针焊盘的覆盖区不同。
[0023]优选地，第一组管芯和第二组管芯中的每一个管芯的第一组探针焊盘都位于相应管芯的外部。
【专利附图】
【附图说明】
[0024]图1是根据一些实施例的具有多位探针卡(mult1-site probe card)的晶圆测试系统100 ；
[0025]图2是根据一些实施例的图1中多个管芯122的管芯200的平面图；
[0026]图3是根据一些实施例的图1中晶圆120的管芯124和管芯126的详细平面图；
[0027]图4是根据一些实施例的具有多位探针卡的晶圆测试系统400 ；
[0028]图5是根据一些实施例的晶圆级堆叠件500的截面图；
[0029]图6是根据一些实施例的用于测试图5中的晶圆540或晶圆级堆叠件500的探针卡630 ;以及
[0030]图7示出了根据一些实施例的针对图1至图6中的结构的晶圆测试方法的流程图700。
【具体实施方式】
[0031]以下详细论述了本发明各个实施例的制作和使用。然而，应当认识到，各个实施例提供了许多可以在各种具体环境中具体化的可应用发明创新。所论述的具体实施例仅仅是说明性的，并没有限制本发明的范围。
[0032]对示例性实施例的描述旨在结合附图来阅读，附图被认为是整个书面描述的一部分。在此描述中，相对术语诸如“下”、“上”、“水平”、“垂直”、“上方”、“下方”、“向上”、“向下”、“顶部”和“底部”及其派生词(例如，“水平地”、“向下地”、“向上地”等)应该被解释为指代如随后所述的或者如讨论中的附图所示的方位。这些相对术语是为了便于描述，但并不要求装置按照具体方位来构造或操作。除非另有明确描述，关于附接、连接等的术语(诸如“连接”和“互连”)是指其中一个结构直接地或通过插入结构间接地固定或附接至另一结构的关系。
[0033]一些实施例具备以下特征和/或优势的一种或其组合。一种用于测试晶圆的系统包括探针卡和晶圆。探针卡包括至少一个第一探针位和至少一个第二探针位。晶圆包括多个管芯。至少一个第一探针位被配置为用于第一测试，而至少一个第二探针位被配置为用于第二测试。多个管芯中的每一个管芯都与第一探针焊盘和第二探针焊盘相对应。至少一个第一探针位中的每一个探针位都被配置为接触多个管芯中的每一个管芯的第一探针焊盘。至少一个第二探针位中的每一个探针位都被配置为接触多个管芯中的每一个管芯的第二探针焊盘。至少一个第一探针位中的一个探针位接触管芯的第一探针焊盘以在第一时间段内进行第一测试，而至少一个第二探针位中的一个探针位接触管芯的第二探针焊盘以在第二时间段内进行第二测试。
[0034]图1是根据一些实施例的具有多位探针卡的晶圆测试系统100。系统100包括测试仪(未示出)的测试头112、探针卡130和晶圆120，其通常被称为待测晶圆。探针接口 114被设置为连接测试头112和探针卡130。探针卡130包括探针卡印刷电路板(PCB) 132、探针位134和探针位136。探针位134包括探针卡衬底和探针卡头140以及探测针144。探针位136包括探针卡衬底和探针卡头142以及探测针146。探针卡衬底和探针卡头140和142被配置为分别在探针卡PCB132与探测针144和探测针146之间提供信号和电源的互连路径。
[0035]探针卡PCB132、探针位134、136、探针卡衬底和探针卡头140、142以及探测针144、146的名称并不用于限制，而是用于说明的目的。虽然图1中的探针卡130仅显示了 2个探针位134和136,但是任意数目的探针位都在各个实施例的范围内。在一些实施例中,探针位134中的探测针144的针数和覆盖区(footprint)类似于探针位136中的探测针146的相应针数和覆盖区。在一些实施例中，探针位134中的探测针144的针数和覆盖区与探针位136中的探测针146的针数和覆盖区不同。在一些实施例中，探测针144和146是悬臂探针、眼镜蛇式针形探针(Cobra needle probes)、薄膜突起(membrane bump)和/或符合接触技术的其他探针。
[0036]在晶圆测试中，测试模式由用户在测试仪中设定从而对晶圆中的管芯进行多种测试。此外，测试模式被配置为转换为电源信号、控制信号、数据信号和时钟信号。电源信号、控制信号、数据信号和时钟信号通过测试头112、探针接口 114、探针卡PCB132以及探针卡衬底和探针卡头140、142从测试仪传输至探测针144和146。
[0037]晶圆120包括多个管芯122和划线区(图1未示出，参见图3)。划线区位于图1中的晶圆120的多个管芯122之间。划线区使得晶圆120能够沿着划线区310被切割成物理上隔离的管芯122而不损坏管芯122。出于说明目的，仅标记了 4个管芯，并且两个相邻管芯分别被标记为参考数字124和126。多个管芯122、124和126中的每一个管芯都包括多个探针焊盘(未示出)。在一些实施例中，接合焊盘用于代替探针焊盘。为了简单起见，可交换使用术语探针焊盘和接合焊盘，但这样的使用不应限制本发明所附权利要求的范围。在晶圆测试中，探测针144和146物理接触晶圆120中单个管芯的相应探针焊盘。例如，探测针144和146分别物理接触管芯124和126的多个探针焊盘。探测针144和146上的控制信号、数据信号、时钟信号或电源信号同时分别被传输至晶圆120中的管芯124和126上的相应探针焊盘。在这种情况下，两种测试被配置为在相同的时间在两个管芯上同时进行从而降低整体测试时间和成本。
[0038]在一些实施例中，探针位的探测针的覆盖区是探针位的探测针的位置布置。类似地，探针焊盘的覆盖区是探针焊盘的位置布置。也可将探针焊盘的覆盖区称为探针焊盘图。
[0039]在一些实施例中，探针位136被配置为用于诸如ESD放电、晶圆级老化测试、测试线测试等的第一测试。同时，探针位134被配置为用于诸如制造测试的第二测试。制造测试包括功能性测试、可测试性设计(DFT)测试等。
[0040]图2是根据一些示例性实施例的图1中多个管芯122中的管芯200的平面图。管芯200包括探针焊盘202和204。为了说明，将每一个探针焊盘202都绘制为灰色框，并且将每一个探针焊盘204都绘制为白色框。出于说明目的，仅仅标记了一个探针焊盘202和一个探针焊盘204。探针焊盘202和204的覆盖区用于说明目的，但这种使用不应限制本发明所附权利要求的范围。为了说明，探针焊盘202被配置为用于制造测试，而探针焊盘204被配置为用于ESD放电测试。在这种情况下，探针焊盘202电连接至管芯200中的功能性电路(未示出)。用于制造测试的探针焊盘202的覆盖区类似于图1中的探针位134的探测针144的覆盖区。
[0041]对于探针焊盘204的ESD放电，探针焊盘204电连接至引线(未示出)，诸如电源/接地总线、输入/输出等。用于ESD放电的探针焊盘204的覆盖区类似于图1中探针位136的探测针146的覆盖区。在一些实施例中，测试仪被配置为在探针位136的探测针146处提供-1V或+IV的电压以生成ESD放电电流的电路。在一些实施例中，通过电阻将探针位136的探测针146电连接至接地电压。
[0042]在测试图1中的晶圆120的第一时间段内，探针位136的探测针146接触晶圆120中的管芯124的探针焊盘204。位于管芯124的互连件上的ESD电流通过放电路径从探针焊盘204释放。在测试晶圆120的第二时间段内，探针位136的探测针146接触晶圆120中的管芯126的探针焊盘204，并且探针位134的探测针144接触晶圆120中的管芯124的探针焊盘202。在这种情况下，管芯126中的ESD电流通过放电路径从探针焊盘204释放，并且在同一时间段内，对管芯124进行制造测试。这种测试步骤继续应用于晶圆120中的多个管芯122的其余管芯。因为在同一时间段内进行第一测试和第二测试的两种操作，所以降低了整体测试时间和成本。
[0043]在一些实施例中，图2中的探针焊盘204被配置为用于晶圆级老化测试。晶圆级老化测试是用来检测和筛选出潜在的早期寿命故障(early life failures)的晶圆级温度/偏置可靠性应力(bias reliability stress)测试。在这种情况下,探针焊盘204电连接至管芯200中的电路(未示出)以用于老化测试。探针焊盘204的覆盖区类似于图1中的探针位136的探测针146的覆盖区以用于晶圆级老化测试。在测试图1中的晶圆120的第一时间段内，探针位136的探测针146接触晶圆120的管芯124的探针焊盘204。对管芯124进行晶圆级老化测试以检测出潜在的早期寿命故障。在测试晶圆120的第二时间段内，对管芯126进行晶圆级老化测试，并且在同一时间段内对管芯124进行制造测试。探针位136的探测针146接触晶圆120中的管芯126的探针焊盘204，并且图1中的探针位134的探测针144接触晶圆120中的管芯124的探针焊盘202。
[0044]图3是根据一些示例性实施例的图1中的晶圆120的管芯124和126的平面图。管芯124和126包括探针焊盘322，并且出于说明目的，在每一个管芯124和126中都仅标记了一个探针焊盘322。在一些实施例中，探针焊盘322被配置为用于制造测试，在这种情况下，探针焊盘322电连接至管芯124和126中的功能电路(未示出)。此外，管芯124和管芯126的探针焊盘322的覆盖区类似于图1中探针位134的探测针144的覆盖区。
[0045]除了管芯124和126之夕卜，图3还包括划线区310_1、310_2和310_3。每一个划线区310_1、310_2、310_3都包括探针焊盘312。出于说明目的，在每一个划线区310_1、310_2、310_3都仅标记了一个探针焊盘312。在一些实施例中，探针焊盘312被配置为用于测试线测试。测试线测试包括测量工艺特性、特征和器件性能等。用于测试线测试的测试电路被配置为设置在划线区310_1、310_2、310_3中并且电连接至相应的探针焊盘312。划线区310_1、310_2、310_3的探针焊盘312的覆盖区类似于图1中的探针位136的探测针146的覆盖区。
[0046]在测试图1中的晶圆120的第一时间段内，图1中探针位136的探测针146接触划线区310_1的探针焊盘312。获取由设置在划线区310_1中的测试电路所提供的数据。在测试晶圆120的第二时间段内，探针位136的探测针146接触划线区310_2的探针焊盘312，并且探针位134的探测针144接触图3中的管芯124的探针焊盘322。在这种情况下，获取由设置在划线区310_2中的测试电路所提供的数据，并且在同一时间段内对管芯124进行制造测试。此外，在第一时间段内获取的设置在划线区310_1中的测试电路的数据被配置为对在第二时间段内对管芯124进行的制造测试的测试模式或测试序列进行微调。在一些实施例中，微调测试模式以用另一种测试模式来代替测试模式中的至少一种测试模式。在一些实施例中，微调测试序列以改变在测试晶圆120中使用的测试模式的顺序。
[0047]例如,保持测试(retent1n test)是嵌入式动态随机存取存储器(eDRAM)的制造测试中的一种。eDRAM包括eDRAM单元并且每一个eDRAM单元都包括电容。存储在eDRAM单元的电容中的电荷在一段时间后可能泄漏。从而，定期地刷新eDRAM单元使得存储在eDRAM单元的数据保持不变。保持测试被配置为检查存储在eDRAM单元中的数据是否可以持续一定时间直至下一次刷新。未通过保持测试的管芯被归类为坏管芯并且对该管芯不必再进行其余的制造测试。
[0048]电容设置在划线区310_1、310_2、310_3中并且被电连接至相应的探针焊盘312。在测试晶圆120的第一时间段内，图1中的探针位136的探测针146接触划线区310_1的探针焊盘312。同时，通过探针位136的探测针146，测试仪测量设置在划线区310_1处的电容的电容值。电容的电容值提供特定区域内的工艺变化的指示。例如，如果在第一时间段内获得的电容值低于阈值，则eDRAM单元中的数据不能保持一定时间。在测试晶圆120的第二时间段内，对管芯124进行制造测试并且根据在第一时间段内获取的设置在划线区310_1的电容的电容值来调节或微调制造测试的测试序列。例如，如果在第一时间段内获得的电容值低于阈值，则相应的管芯是坏管芯的可能性较高。因此，相应地改变在第二时间段内用于制造测试的测试序列以首先对管芯124进行保持测试。如果保持测试失败，则没有必要再进行其余的制造测试。因此，降低了整体的测试时间和成本。
[0049]在一些实施例中，如果在第一时间段内获取的电容值低于阈值，则替换在第二时间段内用于制造测试的测试模式。例如，用工艺特征特性代替制造测试中使用的测试模式。工艺特征特性的模式被配置为收集有关工艺的信息。此外，工艺特征特性的模式被配置为测量工艺特性、器件性能等以帮助确定故障原因。
[0050]图4是根据一些示例性实施例的具有多位探针卡的晶圆测试系统400。系统400包括探针卡430和晶圆420。类似于晶圆120，也可将晶圆420称为待测晶圆。探针卡430以底视图示出并且包括探针卡PCB432和探针位434_1-434_4、436_1-436_4。探针位434_1-434_4、436_1-436_4中的每一个都包括与图1中的探针位134和136相应的部件和结构类似的部件和结构。虽然图4中的探针卡430仅示出了 8个探针位(434_1-434_4、436_1-436_4)，但任何数目的探针位都在各个实施例的范围内。在一些实施例中，探针位434_1-434_4被配置为用于制造测试，而探针位436_1_436_4被配置为用于测试线测试。
[0051]晶圆420包括管芯422_1-422_6。管芯422_1_422_6中的每一个都包括电连接至相应管芯中的功能电路(未示出)的多个探针焊盘(未示出)以达到制造测试的目的。此外，晶圆420还包括设置在附近的相应划线区的探针焊盘412_1-412_8。探针焊盘412_1-412_8电连接至设置在相应划线区的测试电路以达到测试线测试的目的。虽然晶圆420仅示出了六个管芯(422_1-422_6)和八个探针焊盘(412_1_412_8)，但是任何数量的管芯和探针焊盘都在各个实施例的范围内。
[0052]在测试晶圆420的第一时间段内，探针位436_1_436_4的探测针同时分别接触探针焊盘412_1-412_4。获取由设置在相应的四个划线区内的测试电路所提供的数据。在这种情况下，所获得的数据代表特定区域中的工艺特性和特征。在一些实施例中，当所获得的数据没有达到预定阈值时，则特定区域中的测试线测试失败。在测试晶圆420的第二时间段内，探针位436_1-436_4的探测针分别同时接触探针焊盘412_5_412_8。此外，探针位434_1-434_4的探测针分别同时接触管芯422_1_422_4的探针焊盘。第一时间段内获得的数据被配置为在第二时间段内对管芯422_1-422_4进行的制造测试的测试模式或测试序列进行微调。
[0053]在一些实施例中，当第一时间段的测试线测试失败或管芯422_1_422_4中的任意一个没有通过第二时间段的制造测试，则附加的测试模式被配置为在第二时间段内测试管芯422_1-422_4。在一些实施例中，附加的测试模式包括422_1_422_4的工艺特征特性以帮助确定失败原因。
[0054]图5是根据一些示例性实施例的晶圆级堆叠件500的截面图。晶圆级堆叠件500包括晶圆540和管芯530。晶圆540包括诸如管芯510和管芯520的多个管芯。在一些实施例中，管芯510和520是相同的管芯。例如，管芯510和520为中介片，并且管芯510和520的组合被配置为向堆叠管芯530提供更多的互连和无源器件。在这种情况下，例如，管芯510和520被配置为在同一时间段内进行测试，从而使连接至管芯530的互连和器件的测试覆盖率可以达到大批量生产的预定标准。虽然晶圆级堆叠件500仅示出了晶圆540中的两个管芯510和520和一个堆叠管芯530，但是晶圆中任意数目的管芯和任意数目的堆叠管芯都在各个实施例的范围内。
[0055]管芯510的表面512、514、管芯520的表面522、524以及管芯530的表面534都包括接合焊盘(未示出)。管芯530被配置为通过凸块532分别堆叠在管芯510和520的表面512和522的接合焊盘上。凸块542被配置为分别生成在管芯510和520的表面514和524上。出于说明目的，仅标记了一个凸块532和一个凸块542。虽然晶圆级堆叠件500仅示出了两个凸块532和六个凸块542，但是任意数目的凸块532和凸块542都在各个实施例的范围内。包括管芯510-530的管芯堆叠件被配置为沿着划线区544和546被切割成物理上分隔的管芯堆叠件。
[0056]图6是根据一些示例性实施例的用来测试图5中的晶圆540或晶圆级堆叠件500的探针卡630。探针卡630包括探针卡PCB632和探针位634_1、634_2、636_1和636_2。探针位634_1、634_2、636_1和636_2中的每一个都包括与图1中探针位134和136相应的部件和结构类似的部件和结构。虽然探针卡630仅示出四个探针位634_1、634_2、636_1和636_2，但是任意数目的探针位都在不同的实施例的范围内。在一些实施例中，探针位636_1和636_2被配置为用于诸如ESD放电、老化测试、测试线测试等的第一测试，而探针位634_1和634-2被配置为用于诸如制造测试的第二测试。
[0057]在一些实施例中，图5中的晶圆540被配置为在管芯510和520上堆叠管芯530之前接受测试，这被称为接合前测试。在第一时间段内，探针位636_1和636_2的探测针分别接触管芯510和520的表面512和522上的接合焊盘以实施第一测试。在第二时间段内，探针位636_1和636_2的探测针接触晶圆540中其他管芯的接合焊盘以进行第一测试，并且探针位634_1和634_2的探测针分别接触管芯510和520的表面512和522上的接合焊盘以进行第二测试。在一些实施例中，用于第二测试的接合焊盘的覆盖区与用于第一测试的覆盖区不同。
[0058]在一些实施例中，图5中的晶圆540被配置为在管芯510和520上堆叠管芯530之后接受测试，这被称为接合后测试。在第一时间段内，探针位636_1和636_2的探测针分别接触管芯510和520的表面514和524上的凸块以进行第一测试。在第二时间段内，探针位636_1和636_2的探测针接触晶圆540中其他管芯的凸块以进行第一测试，并且探针位634_1和634_2的探测针分别接触管芯510和520的表面514和524上的凸块以进行第二测试。在一些实施例中，用于第二测试的凸块的覆盖区与用于第一测试的覆盖区不同。
[0059]图7示出根据一些示例性实施例的基于图1至图6中的结构测试晶圆的方法的流程图700。
[0060]在操作710中，第一组探针位的每一个探针位都分别探测与第一组管芯中的管芯相对应的第一组探针焊盘以在第一时间段内进行第一测试。例如，在图1和图2中，图1中探针位136的探测针146接触图1中的晶圆120的管芯124在图2中示出的探针焊盘204以在第一时间段内实施ESD放电。管芯124的ESD电流通过放电路径从探针焊盘204释放。又例如，在图4中，探针位436_1-436_4的探测针分别同时接触与管芯422_1_422_4相对应的探针焊盘412_1-412_4以在第一时间段进行测试线测试。
[0061]在一些实施例中，如果探针焊盘的位置邻近管芯，则此探针焊盘用于管芯。在一些实施例中，如果探针焊盘的位置在管芯内，则此探针焊盘用于管芯。
[0062]在操作720中，第一组探针位的每一个探针位都分别探测与第二组管芯中的管芯相对应的第一组探针焊盘以进行如操作710所述的第一测试。类似地，第二组探针位的每一个探针位都探测与第一组管芯中的管芯相对应的第二组探针焊盘以在第二时间段内进行第二测试。例如，在图1和图2中，图1中的探针位136的探测针146接触图1中晶圆120的管芯126在图2中示出的探针焊盘204以进行ESD放电。此外，图1中探针位134的探测针144接触晶圆120中的管芯124在图2中示出的探针焊盘202以在第二时间段内进行制造测试。在这种情况下，管芯126中的ESD电流通过放电路径从探针焊盘204释放，并且在同一时间段内，对管芯124进行制造测试。
[0063]又例如，探针位436_1_436_4的探测针分别同时接触另四个管芯的探针焊盘412_5-412_8以进行测试线测试，探针位434_1_434_4的探测针分别同时接触管芯422_1-422_4的探针焊盘以在第二时间段进行制造测试。
[0064]在操作730中，根据第一时间段的第一测试的测试结果对第二时间段的第二测试的测试序列或测试模式进行微调。例如，在图3中，在第一时间段中获得的由设置在划线区310_1的测试电路提供的数据被配置为微调第二时间段内对管芯124进行的制造测试的测试序列和测试模式。作为另一实例，图4中，在第一时间段获取的连接至探针焊盘412_1-412_4的测试电路的数据被配置为微调在第二时间段内对管芯422_1-422_4进行的制造测试的测试序列和测试模式。
[0065]在一些实施例中，探针卡包括至少一个第一探针位和至少一个第二探针位。至少一个第一探针位中的每一个第一探针位都包括第一探测针，并且被配置为用于管芯的第一测试。至少一个第二探针位中的每一个第二探针位都包括第二探测针，并且被配置为用于管芯的第二测试。第一探测针的覆盖区与第二探测针的覆盖区不同。
[0066]在一些实施例中，一种用于测试晶圆的系统包括探针卡和晶圆。探针卡包括至少一个第一探针位和至少一个第二探针位。晶圆包括多个管芯。至少一个第一探针位被配置为用于第一测试，并且至少一个第二探针位被配置为用于第二测试。多个管芯中的每一个都与第一探针焊盘和第二探针焊盘相对应。至少一个第一探针位中的每一个第一探针位都被配置为接触与多个管芯中的每一个相对应的第一探针焊盘。至少一个第二探针位中的每一个第二探针位都被配置为接触与多个管芯中的每一个相对应的第二探针焊盘。
[0067]在一些实施例中，一种配置晶圆测试的方法包括:通过第一组探针位中的每一个探针位来探测与第一组管芯中的管芯相对应的第一组探针焊盘以在第一时间段内进行第一测试。该方法还包括:通过第一组探针位中的每一个探针位来探测与第二组管芯中的管芯相对应的第一组探针焊盘以进行第一测试，并且通过第二组探针位中的每一个探针位来探测与第一组管芯中的管芯相对应的第二组探针焊盘以在第二时间段内进行第二测试。
[0068]流程图700中的操作序列用于说明的目的。此外，可改变流程图700中的操作序列。可以跳过流程图700中的一些操作和/或在不限制本发明所附权利要求的范围的情况下添加其他的操作。
[0069]虽然通过实例的方式以及根据公开的实施例描述了本发明，但是，本发明并不限于实例和公开的实施例。相反，正如对于本领域的技术人员来说是显而易见的，各种改变和类似布置包括在内。因此，所附权利要求的范围应被最广义的解释以包含所有这样的改变和布置。
【权利要求】
1.一种探针卡，包括: 至少一个第一探针位；以及 至少一个第二探针位； 其中: 所述至少一个第一探针位中的每一个都包括第一探测针，并且被配置为用于管芯的第一测试； 所述至少一个第二探针位中的每一个都包括第二探测针，并且被配置为用于所述管芯的第二测试；以及 所述第一探测针的覆盖区与所述第二探测针的覆盖区不同。
2.根据权利要求1所述的探针卡，其中，用于所述第一测试的所述第一探测针和用于所述第二测试的所述第二探测针所接触的探针焊盘位于所述管芯内。
3.根据权利要求1所述的探针卡，其中，用于所述第一测试的所述第一探测针所接触的探针焊盘位于所述管芯外部。
4.根据权利要求1所述的探针卡，其中，所述至少一个第一探针位中的一个第一探针位的所述第一探测针接触所述管芯的第一探针焊盘以在第一时间段内进行所述第一测试，并且所述至少一个第二探针位中的一个第二探针位的第二探测针接触所述管芯的第二探针焊盘以在第二时间段内进行所述第二测试。
5.根据权利要求4所述的探针卡，其中，在所述第一时间段内进行的所述第一测试的测试结果被配置为对在所述第二时间段内进行的所述第二测试的测试序列和/或测试模式进行微调。
6.根据权利要求1所述的探针卡，其中，所述至少一个第一探针位和所述至少一个第二探针位中的每一个都被配置为接触位于晶圆级堆叠件的表面上的凸块以进行接合后测试。
7.根据权利要求1所述的探针卡，其中，所述至少一个第一探针位的数目等于所述至少一个第二探针位的数目。
8.一种用于测试晶圆的系统，包括: 探针卡，包括至少一个第一探针位和至少一个第二探针位；以及 晶圆，包括多个管芯； 其中: 所述至少一个第一探针位被配置为用于第一测试，并且所述至少一个第二探针位被配置为用于与所述第一测试不同的第二测试； 所述多个管芯中的每一个管芯都包括第一探针焊盘和第二探针焊盘； 所述至少一个第一探针位中的每一个都被配置为接触所述多个管芯中相应的第一探针焊盘；以及 所述至少一个第二探针位中的每一个都被配置为接触所述多个管芯中相应的第二探针焊盘。
9.根据权利要求8所述的系统，其中，所述至少一个第一探针位的覆盖区与所述至少一个第二探针位的覆盖区不同。
10.一种配置晶圆测试的方法，包括: 通过第一组探针位中的每一个探针位探测与第一组管芯中的管芯相对应的第一组探针焊盘以在第一时间段内进行第一测试；以及 通过所述第一组探针位中的每一个探针位探测与第二组管芯中的管芯相对应的所述第一组探针焊盘以进行所述第一测试，并且通过第二组探针位中的每一个探针位探测与所述第一组管芯中的管芯相对应的第二组探针焊盘以在第二时间段内进行第二测试。
【文档编号】H01L21/66GK104237577SQ201310370282
【公开日】2014年12月24日 申请日期:2013年8月22日 优先权日:2013年6月11日
【发明者】王敏哲, 彭经能, 林鸿志, 陈颢, 李尚儒 申请人:台湾积体电路制造股份有限公司