封装和电介质或各向异性导电（acf）构造层的制作方法
【专利摘要】本
【发明内容】
的各实施方式涉及用于具有通过界面层连接到集成电路衬底的一个或多个管芯的集成电路（IC）封装的技术和配置。在一种实施方式中，界面层可以包括被配置为在诸如管芯和集成电路衬底等的一个或多个组件之间向离开平面的方向传导电信号的各向异性部分。在另一实施方式中，界面层可以是电介质或电绝缘层。在又一实施方式中，界面层可以包括充当在两个组件之间的互连的各向异性部分、电介质部分或绝缘部分和由电介质部分或绝缘部分围绕并充当在相同的或其他组件之间的互连的一个或多个互连结构。可以描述和/或要求保护的其他实施方式。
【专利说明】封装和电介质或各向异性导电(ACF)构造层
【技术领域】
[0001 ] 本公开内容的各实施方式通常涉及集成电路的领域，且尤其涉及用于具有精确的组件-组件对准的集成电路(IC)封装技术和配置。
【背景技术】
[0002]晶圆级球栅阵列(WLB)技术已经被用来在硅晶片上构建集成电路封装。在WLB封装中，互连处于扇入(fan-1n)配置。相反，嵌入式晶圆级球栅阵列(eWLB)技术被用来在由单片芯片和注模材料制成的人造晶圆上构建封装。通常，管芯由取放(PnP)工具面朝下安装在支承上、过模和固化。然后移除支承，且以扇出配置在管芯的所暴露的面上构建互连。
[0003]扇出配置提供比传统的WLB封装更多的用于互连布线的空间。然而，当前的eWLB技术具有若干缺陷。首先，用来放置组件的取放(PnP)工具是昂贵的，且具有有限的吞吐容量，且并非全部组件都需要相同的放置精度。另外，在成型和固化工艺期间，各组件可能偏移。由于差的管芯(组件)到管芯(组件)的对准精度，高密度/高带宽布线不可行。然后，通过PnP工具把管芯或其他组件放置到支承上的管芯粘附膜(DAF)上可以留下陷在管芯或组件下的空腔。最终，可以用激光钻成的通孔或照相界定的通孔来制作互连，这在成本或性能方面可能不是最优的。
【专利附图】
【附图说明】
[0004]结合附图，借助下列【具体实施方式】将容易理解各实施方式。为了促进这一描述，相同的标号表示相同的结构元件。在附图的各图中，作为示例而非限制阐释各实施方式。
[0005]图1示意性地阐释根据一些实施方式的示例集成电路(IC)封装装配件的横截面图。
[0006]图2示意性地阐释根据一些实施方式的另一示例IC封装装配件的横截面图。
[0007]图3示意性地阐释根据一些实施方式被耦合到电路板的示例IC封装装配件的横截面图。
[0008]图4是根据一些实施方式用于制造IC封装装配件的方法的流程图。
[0009]图5-图13示意性地阐释各种制造操作期间或在各种制造操作之后的IC封装装配件。
[0010]图5示意性地阐释根据一些实施方式被放置在用于制造示例IC封装装配件的支承上的管芯的横截面图。
[0011]图6示意性地阐释根据一些实施方式用于制造IC封装装配件的示例支承和界面层的横截面图。
[0012]图7示意性地阐释根据一些实施方式在把界面层放置在一个或多个管芯上之后的示例IC封装装配件的组件的横截面图。
[0013]图8示意性地阐释根据一些实施方式把界面层放置在一个或多个管芯上之后被压迫在各支承之间的管芯和界面层的横截面图。[0014]图9示意性地阐释根据一些实施方式在从IC封装装配件的组件移除支承之后的示例IC封装装配件。
[0015]图10示意性地阐释根据一些实施方式在增加电子组件之后的示例IC封装装配件。
[0016]图11示意性地阐释根据一些实施方式在增加成型材料之后的示例IC封装装配件。
[0017]图12示意性地阐释根据一些实施方式在移除支承之后的示例IC封装装配件。
[0018]图13示意性地阐释根据一些实施方式在平整界面层之后的示例IC封装装配件。
[0019]图14示意性地阐释根据本发明的一种实现的计算设备。
【具体实施方式】
[0020]本公开内容的各实施方式描述用于带有精确的组件到组件对准的集成电路(IC)封装的技术和配置。在下列描述中，将使用本领域中的技术人员通常用来向本领域中的其他技术人员传播他们的工作要点的术语来描述说明性实现的各方面。然而，本领域中的技术人员将明显看出，可以借助于所描述的各方面种的仅一些来实践本发明。出于解释的目的，陈述了特定的数字、材料和配置，以便提供对说明性实现的透彻理解。然而，本领域中的技术人员将明显看出，不需要特定细节就可以实践本发明。在其他实例中，忽略或简化了公知的特征，以便不模糊说明性实现。 [0021]在下列【具体实施方式】中，对附图进行引用，附图构成下列【具体实施方式】的部分，其中，类似的数字始终指定类似的部分，且其中作为阐释示出可以在其中实践的本公开内容的主题的实施方式。应理解，在不偏离本公开内容的范围的前提下，可以利用其他实施方式，且可以做出结构或逻辑改变。因此，不应以限制意义来理解下列【具体实施方式】，且各实施方式的范围由所附权利要求和它们的等效物界定。
[0022]出于本公开内容的目的，短语“A和/或B”表示(A)、(B)或(A和B)。出于本公开内容的目的，短语“A、B和/或C，，表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
[0023]本描述可以使用基于透视的描述，例如顶部/底部、内部/外部、上面/下面等等。这样的描述仅仅用来促进讨论，且不预期把在此描述的实施方式的应用限定为任何具体的取向。
[0024]本描述可以使用短语“在一个实施方式中”或“在多个实施方式中”，两者均可以是指相同的或不同的实施方式中的一个或多个。此外，在相对于本公开内容的实施方式使用时，术语“包含”、“包括”、“具有”等等是同义的。
[0025]在此可以使用术语“与……耦合”以及其衍生物。“耦合”可以意指以下中的一个或多个。“耦合”可以表示两个或更多个元件处于直接物理接触或电接触。然而，“耦合”也可以表示两个或更多个元件相互间接地接触，但仍然相互协作或交互，且可以表示在被称为相互耦合的元件之间耦合或连接的一个或多个其他元件。术语“直接耦合”可以意指两个或元件处于直接接触。
[0026]在各种实施方式中，短语“界面层”可以表示被形成、沉积或放置在管芯和集成电路衬底之间的连续或不连续层。界面层或其某种部分可以与管芯和集成电路衬底中的一个或多个直接接触(例如，直接物理接触和/或电接触)或非直接接触(例如，由一个或多个其他层分开)。
[0027]本公开内容的各实施方式描述用于集成电路(IC)封装的技术和配置。在一些实施方式中，IC封装可以包括经过界面层连接到集成电路衬底的一个或多个管芯。在一些实施方式中，界面层可以包括被配置为在一个或多个组件之间(例如，在管芯和集成电路衬底之间)相对于由界面层形成/界定的平面向离开平面的方向传导电信号的各向异性部分。例如，界面层可以是充当在一个或多个管芯和集成电路衬底之间的互连的完全的/连续的各向异性界面层。备选地，界面层可以是电介质或绝缘层。作为另一备选，界面层可以包括各向异性部分、电介质部分或绝缘部分和由电介质部分或绝缘部分围绕的一个或多个互连结构。各向异性部分可以充当在管芯/组件和集成电路衬底之间的互连，且电介质部分或绝缘部分可以充当在相同的或不同的管芯和集成电路衬底之间的互连。在此相对于界面层描述的原理不限于这些示例，且在其他实施方式中可以应用到其他类型的衬底(例如，电路板)。
[0028]图1示意性地阐释根据一些实施方式的示例集成电路(IC)封装装配件100。IC封装装配件100可以包括通过界面层112与集成电路衬底122耦合的一个或多个管芯(在下文中称为“管芯102”)。在一些实施方式中，一个或多个管芯互连结构(在下文中为“互连结构106”)也可以把(各)管芯102连接到集成电路衬底122。在各种实施方式中，管芯102和集成电路衬底122均可以被称为“1C衬底”。
[0029](各)管芯102可以包括由半导体材料组成的衬底，在该半导体材料上形成有诸如例如晶体管和关联的电路等的电子器件。管芯102的有源侧上可以形成有一个或多个晶体管器件。在一些实施方式中，管芯102可以表示分立的芯片，且可以是、可以包括处理器、存储器或ASIC，或者是其部分。
[0030]集成电路衬底122可以包括由诸如环氧树脂等的聚合物组成的层压衬底，该聚合物上可以形成有迹线或其他电路。在一些实施方式中，集成电路衬底122是具有核心和/或一个或多个构造(BU)层的基于环氧树脂的层压衬底，诸如例如Ajinomoto构造膜(Ajinomoto Build-up Film, ABF)衬底。在其他实施方式中，集成电路衬底122可以包括其他合适的类型的衬底，包括例如由玻璃、陶瓷或半导体材料制成的衬底。在一些实施方式中，集成电路衬底122可以是插入层(interposer)。管芯102和集成电路衬底122不限于这些示例材料，且在其他实施方式中可以包括其他合适的公知的材料。
[0031]界面层112可以是各向异性层、电介质或电绝缘层、或带有一个或多个各向异性部分和一个或多个电介质部分的层。在一些实施方式中，界面层112可以具有在5-30 μ m(例如，5-25μπι、6-20μπι、7-15μπι)范围内的厚度。可以把(各)管芯102的第一表面或侧(例如，有源侧)附连到界面层112的一侧，且可以把集成电路衬底附连到集成电路衬底122的相对的第二侧。
[0032]在一些实施方式中，(各)管芯102可以由诸如焊点、柱或其他合适的结构等的一个或多个互连结构106连接到集成电路衬底122。在一些实施方式中，互连结构106可以被配置为传送去往或来自管芯102的电信号。电信号可以包括，例如，与管芯102的操作相关联的输入/输出(I/o)信号和/或电源或地信号。在一些实施方式中，互连结构106可以包括被连接到管芯102的有源侧上的焊盘的可焊材料(例如，焊点)。在一些实施方式中，互连结构106可以被配置成焊点的阵列。
[0033]集成电路衬底122可以包括被配置为传送去往或来自管芯102的电信号的互连元件118。互连元件118可以包括，例如，被放置在集成电路衬底122的一个或多个表面上的迹线(未示出)，和/或诸如例如槽、通孔之类的内部结构或其他互连结构，以便通过集成电路衬底122传送电信号。例如，在一些实施方式中，互连元件118可以是、或可以包括被配置为容纳管芯互连结构106并在管芯102和集成电路衬底122之间传送电信号的结构。互连结构106或其部分(例如，可焊材料)可以被连接到集成电路衬底122上的相应的互连元件118 (例如，管芯焊盘)，以便形成在管芯102和集成电路衬底122之间的导电性接合。
[0034]集成电路衬底122可以被配置为使用一个或多个封装互连结构(在下文中为“互连结构124”)来与另一外部组件(例如，诸如图3的电路板130和/或图14的主板1402等的电路板)电耦合。互连结构124可以包括例如被耦合到互连元件118的可焊材料(例如，焊球)。互连结构124可以被配置为传送去往或来自集成电路衬底122的电信号(例如，I/O和/或电源)。在一些实施方式中，互连结构124可以以球栅阵列(BGA)配置排列。
[0035]互连结构106、124和互连元件118可以由各种各样的导电材料中的任何一种构成，这些材料包括金属，诸如例如金、铜、铝、银、锡、钯或镍。在其他实施方式中，互连结构106、124和/或互连元件118可以包括与所描述的不同的其他合适的结构或配置，诸如例如柱或其他公知的结构或配置。
[0036]在一些实施方式中，中间层112可以充分地填充在管芯102和集成电路衬底122之间的缝隙和在各互连结构106之间的缝隙，例如如图3中可见。替代地，中间层112可以部分地填充在管芯102和集成电路衬底122之间的缝隙和/或在各互连结构106之间的缝隙，且缝隙的剩余部分可以由底部填充材料、电介质/各向异性膜层或另一材料填充。在一些实施方式中，用来填充缝隙的剩余部分的底部填充材料可以由诸如例如基于丙烯酸的材料或基于环氧树脂的材料(例如树脂材料)的聚合物构成。
[0037]在一些实施方式中，例如如图1中所示出的，中间层112可以包括电介质膜。在其他实施方式中，例如如图2中所示出的，中间层112可以包括各向异性膜。在一些实施方式中，中间层112可以包括电介质部分和各向异性部分，且各向异性部分充当在一些组件之间的互连，且互连结构106充当在其他组件之间的互连。各向异性膜或各向异性部分可以被配置为在管芯和集成电路衬底之间相对于由界面层形成的平面向离开平面的方向传导电信号。
[0038]图3示意性地阐释根据一些实施方式耦合到电路板的示例IC封装装配件的横截面图。在一些实施方式中，电路板130可以是印刷电路板(PCB)，该印刷电路板(PCB)由诸如环氧树脂层压等的电绝缘材料构成。例如，电路板130可以包括由诸如例如聚四氟乙烯、酚醛棉纸材料(例如阻燃剂4 (FR-4)、FR-1)、棉纸和环氧树脂材料(例如CEM-1或CEM-3)、或使用环氧树脂树脂预浸溃体材料层压在一起的玻璃布材料等的材料构成的电绝缘层。可以穿过电绝缘层形成诸如迹线、开槽、通孔等的结构(未示出)，以便把(各)管芯102的电信号传送通过电路板130。在其他实施方式中，电路板130可以由其他合适的材料构成。
[0039]图3中仅描述电路板130的一部分。电路板130可以包括被配置为穿过电路板130传送去往或来自(各)管芯102的电信号的被耦合到电路板的其他电子器件。在一些实施方式中，电路板130可以是主板(例如，图14的主板1402)。[0040]图4是根据一些实施方式用于制造IC封装装配件(例如，图1或图2的IC封装装配件100)的方法的流程图。方法400可以与结合图1-图3和图5-图14描述的各实施方
式一致。
[0041]在402，方法400可以包括在一个或多个管芯的第一表面上形成互连结构(例如，互连结构106)。其他实施方式，例如如图2中所示出，可以缺少402。例如，在包括作为界面层112的各向异性膜的实施例中，可以省略402。
[0042]在404，方法400可以包括把一个或多个管芯(例如，管芯102)定位在第一支承上(例如，支承104)。如图5中所示出，(各)管芯102可以被‘面朝上地’定位在第一支承上，以使得暴露带有互连结构106 (如果有的话)管芯的活动的第一表面或第一侧，且管芯的相对的第二表面或第二侧与支承104接触。在一些实施方式中，支承104可以具有一层焊接/粘合材料，在该层焊接/粘合材料上，把(各)管芯104放置在期望的位置并保持。在一些实施方式中，可以使用夹具系统(例如，真空或静电)来把(各)管芯102定位在支承104上。例如，支承104可以由多孔材料制成，且可以施加真空以便把(各)管芯102保持在支承104上的期望位置。在把(各)管芯102定位在第一支承104上之前，可以抛光(各)管芯102相对的第二表面。
[0043]在406，方法400可以还包括把界面层放置在(各)管芯102的第一表面上。例如如图6中所示出，界面层112可以被耦合到第二支承120。在一些实施方式中，界面层112可以是、或可以包括管芯附连膜(DAF)。在一些实施方式中，界面层112可以包括电介质膜、各向异性膜、或带有电介质部分和各向异性部分的膜、和/或粘合剂(例如，热塑性粘合剂、环氧树脂、树脂)。界面层112可以是连续层(例如参见图2)或不连续层(例如参见图1)。在一些实施方式中，界面层112可以作为连续膜层被施加到第二支承120，且随后被处理为变成不连续层(例如，通过激光、蚀刻和/或平整该界面层)。
[0044]在一些实施方式中，中间层114可以被放置在第二支承120和界面层112之间。中间层114可以被配置为响应于特定条件从第二支承120释放界面层112。在一些实施方式中，中间层114可以是、或可以包括在暴露到特定条件(例如，光、热、化学、pH改变、溶剂)时溶解、分解、降级和/或变成液体或半固体的材料。在一些实施方式中，中间层114可以包括一种或多种聚合物(例如，超分子聚合物、树枝状聚合物、超枝化聚合物、共聚物)。在一些实施方式中，中间层114可以包括在预先确定温度软化、变成低粘度液体、升华或蒸发的树枝状聚合物或超枝化聚合物。在一些实施方式中，中间层114可以可溶于极性或非极性溶齐U。其他实施方式可以缺少中间层114。在那些实施方式中，可以通过真空压力、静电力或其他已知的方法把界面层112耦合到第二支承120。
[0045]可以通过已知的方法(例如，热、压迫)把界面层112和/或中间层114施加到第二支承120的一个表面。在一些实施方式中，可以有选择地/不连续地沉积界面层112和/或中间层114以便形成不连续层。在一些实施方式中，可以通过喷雾、旋涂、层压或其他已知的方法把中间层114施加到第二支承120，且随后可以在分离的工艺中把界面层112施加到中间层114。在其他实施方式中，可以在单个工艺中把界面层112和中间层114施加到第二支承120。例如，在把中间层114和界面层112施加到第二支承120之前，可把中间层114形成在界面层112上。
[0046]在一些实施方式中，可以在中间层114内或在中间层114和邻近结构(例如，界面层112、第二支承120、处理层)之间提供响应于温度的增加而膨胀的物质。例如，中间层114可以被沉积在第二支承120的表面的周围，且界面层112可以被耦合到中间层114，在第二支承120的表面和界面层112之间留下气穴。把热施加到中间层114可以引起气穴膨胀，得到第二支承120与界面层112之间的间隔。
[0047]在408，方法400可以还包括把一个或多个管芯和界面层压迫在第一支承和第二支承之间。例如如图7和图8中所示出，可以把管芯102和界面层112定位在第一支承104和第二支承120之间。可以把力施加到支承104/120中的其一或两者以便把管芯102和界面层112压迫在一起。在一些实施方式中，可以把力向上施加到第一支承104的底部和/或向下施加到第二支承120的顶部。在一些实施方式中，可以在压力受控腔(例如，高压釜或其他类型的间歇式炉)内进行压迫，且可以包括增加或减少该腔内的压力(例如，在0.0latm或更小的低真空压力至大约IOatm的高压力的范围内)。
[0048]在410，方法400可以包括固化界面层。固化界面层可以包括在把管芯102和界面层112压迫在第一支承和第二支承104/120之间期间或在此之后施加热。例如，可以在预先确定的温度或温度范围(例如，80-200°C、100-180°C、150_170°C、170_230°C )下在一个腔体中加热组件(在压迫期间或在此之后)。在各实施方式中，加热的持续时间可以改变(例如，从100秒到若干小时，这取决于于材料选择)。在压迫/加热期间，来自支承104/120和/或在腔内的压力可以减少或防止(各)管芯102相对于第一支承104上的期望位置的偏移。把热施加到组件可以减少或消除在(各)管芯102和界面层112之间的空隙。在一些实施方式中，界面层112可以具有足够的体积来填充在(各)管芯102之间和/或在(各)管芯102和其他组件(例如，集成电路衬底122)之间的空间。替代地，一种或多种其他材料(例如，底部填充材料、成型材料、DAF膜等等)可以用来填充剩余的空间。
[0049]在412，方法400可以还包括从一个或多个管芯解耦第一支承(例如参见图9)。在一些实施方式中，从一个或多个管芯解耦第一支承104可以包括抬高第二支承120和耦合到其的组件(例如，界面层112、管芯102)使之离开第一支承104，或反之亦然。在一些实施方式中，可以通过负压力/真空压力把第一支承104耦合到(各)管芯102，直到在界面层112的压迫/固化期间/在此之后施加正压力。负压力/真空压力的释放可以允许从(各)管芯102移除第一支承104。在其他实施方式中，可以通过加热、光、激光、溶剂、或机械力来移除被放置在第一支承104的表面和(各)管芯102的相对的第二侧之间的接合层或粘合剂，以便从(各)管芯102移除第一支承104。
[0050]在414，方法400可以包括把电子组件耦合到界面层。例如如图10中所示出，可以旋转或反转第二支承120以便把(各)管芯102定位在第二支承120上面。一个或多个电子组件(例如，时钟、晶体、电容器)可以被定位在界面层112上。例如，可以通过取放(PnP)工具(例如，芯片射出机)或其他已知的方法/设备把不要求高放置精度的组件放置在界面层112上。
[0051]在416，方法400可以还包括把成型材料施加到一个或多个管芯的相对的第二表面。成型材料(例如，成型材料126)可以包括例如环氧树脂材料或其他合适的材料，以便电绝缘IC封装装配件100的电子部件。在所叙述的实施方式中，成型材料126充当(各)管芯102的所暴露的表面的密封剂。如图11中所示出，成型材料126可以部分地或完全地密封(各)管芯102的相对的第二侧。[0052]在418，方法400可以还包括从界面层移除第二支承。如上所述，中间层114可以被配置为响应于特定条件从第二支承120释放界面层112。因而，从界面层112移除第二支承120可以包括把光、热、化学、pH改变、溶剂和/或机械力施加到中间层114和/或附连到第二支承120的一个或多个组件。作为响应，中间层114可以溶解、降级/退化、软化、变成低粘度液体、升华或蒸发以便从界面层112释放第二支承120。在缺少中间层114的一些实施方式中，移除第二支承可以包括释放负压力、施加机械力或中和静电力。图12示意性地阐释根据一些实施方式在移除第二支承120之后的示例IC封装装配件。
[0053]在420，方法400可以包括平整界面层以便暴露(各)管芯上的(各)互连元件。例如如图13中所示出，可以作为一个单元翻转或反转各组件以便把界面层112定位在成型材料126上面。界面层112可以被平整到暴露(各)管芯102上的互连元件106所需要的程度。在一些实施方式中，界面层可以被平整到移除互连元件106的一部分和/或互连元件106上的涂层或其他表面处理(例如，保护性涂层)所要求的深度。
[0054]一些实施方式可以缺少420。例如，在一些实施方式中，界面层112是相对于界面层的平面向离开平面的方向传导信号各向异性层，且省略了互连元件106。在其他实施方式中，互连元件106可以作为固化结果而暴露(例如，由于在加热时界面层112的熔融和流动)。
[0055]在422，方法400可以包括把集成电路衬底与界面层耦合在一起。如上所述，集成电路衬底122可以包括一个或多个互连元件118 (例如，焊盘)。在一些实施方式中，(各)管芯102可以缺少互连结构106，并且把集成电路衬底122耦合到界面层112可以包括把界面层112放置为面对集成电路衬底122并把热和/或压力施加到那些组件。例如，可以把压力施加到成型材料126和/或集成电路衬底以便对着界面层112压迫集成电路衬底。作为另一示例，可以把热施加到组件(例如，在高压釜或其他类型的炉中)以便把集成电路衬底122接合到界面层112。替代地，可以同时地或不同时地施加热和压力两者。
[0056]在其他实施方式中，可以沿着界面层112的表面暴露互连结构106，且把集成电路衬底122耦合到界面层112可以包括把互连结构106与互连元件118对准并加热IC封装以便软化或熔融互连结构106。这可以引起互连结构106接合到互连元件118。在一些实施方式中，在加热IC封装期间和/或在此之后，可以施加压力以便对着集成电路衬底122压迫互连结构106和界面层112。
[0057]在一些实施方式中，方法400可以还包括在界面层112中形成一个或多个通孔。例如，在一些实施方式中，界面层112可以包括被放置在电子组件或管芯102的一部分上的电介质部分。可以通过已知的方法(例如，激光)在电介质部分中形成通孔，以便把组件或管芯的部分连接到集成电路衬底122。替代地，在一些实施方式中，可以省略通孔。例如，在界面层112是各向异性和/或具有把每一管芯/电子组件连接到集成电路衬底的各向异性部分的实施方式中，可以省略通孔。
[0058]在一些实施方式中，方法400可以还包括把电路板耦合到IC封装装配件。例如如图3中所示出，电路板(例如，电路板130)可以被耦合到集成电路衬底122。在一些实施方式中，把电路板130耦合到IC封装装配件(例如，IC封装装配件100)可以包括把互连结构124 (例如，焊球)耦合到集成电路衬底122的互连元件118并耦合到电路板130的相应的互连元件132 (例如，焊盘)，以便形成被配置为进一步把(各)管芯102的电信号传送到电路板130的相应焊点。
[0059]以最有助于理解所要求保护的本主题的方式把各种操作按顺序描述为多个分离的操作。然而，描述的顺序不应被解释成暗示这些操作必定是跟顺序有关的。本公开内容的各实施方式可以被实现成使用任何合适的硬件和/或软件来根据期望配置的系统。图14示意性地阐释根据本发明的一种实现的计算设备1400。计算设备1400可以容纳诸如主板1402等的板。主板1402可以包括多个组件，包括但不限于处理器1404和至少一个通信芯片1406。处理器1404可以物理耦合和电耦合到主板1402。在一些实现中，至少一个通信芯片1406也可以物理耦合和电耦合到主板1402。在进一步的实现中，通信芯片1406可以处理器1404的一部分。
[0060]取决于其应用，计算设备1400可以包括可以物理耦合和电耦合到主板1402或者不物理耦合和电耦合到主板1402的其他组件。这些其他组件可以包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机和大容量存储设备(例如硬盘驱动器、紧致盘(CD)、数字多用盘(DVD)等等)。
[0061]通信芯片1406可以允许用于传送去往或来自计算设备1400的数据的无线通信。术语“无线”及其派生词可以用来描述可以通过使用经调制电磁辐射穿过非固态介质传输数据的电路、设备、系统、方法、技术、通信信道等等。该术语不暗示关联的设备不包含任何线路，但在一些实施方式中它们可以不包含任何线路。通信芯片1406可以实现多种包括但不限于电气和电子工程师协会(IEEE)标准的无线标准或协议中的任何，这些标准包括 W1-Fi (IEEE802.11 系列)、IEEE802.16 标准(例如，IEEE802.16-2005 修订)，长期演进(LTE)以及任何修订、更新和/或修改(例如，高级LTE项目，超移动宽带(UMB)项目(也称为“3GPP2”)等等)。IEEE802.16兼容宽带无线接入网络通常被称为WiMAX网络，这是代表微波接入全球互通(Worldwide Interoperability for Microwave Access)的缩写，它是通过IEEE802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1406可以根据全球移动通信系统(GSM)、通用分组无线业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进式HSPA (E-HSPA)或LTE网络操作。通信芯片1406可以操作根据增强数据率GSM演进(EDGE )、GSM EDGE无线接入网络(GERAN)、通用陆地无线接入网络(UTRAN)或演进式UTRAN (E-UTRAN)操作。通信芯片1406可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳通信(DECT)，演进式数据优化(EV-D0)、其衍生物以及被称为3G、4G、5G和更高的任何其他无线协议操作。在其他实施方式中，通信芯片1406可以根据其他无线协议操作。
[0062]计算设备1400可以包括多个通信芯片1406。举例来说，第一通信芯片1406可以专用于诸如W1-Fi和蓝牙等的短距离无线通信，且第二通信芯片1406可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE, Ev-DO和其他等的远距离无线通信。
[0063]计算设备1400的处理器1404可以包括在此描述的IC封装装配件(例如，图1或图2中的IC封装装配件100)中的管芯(例如，图1或图2的第一管芯102或第二管芯102)。术语“处理器”可以是指处理来自寄存器和/或存储器的电子数据以便把该电子数据变换成可以被存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的部分。[0064]通信芯片1406也可以包括在此描述的IC封装装配件(例如，图1或图2的IC封装装配件100)中的管芯(例如，图1或图2的第一管芯102或第二管芯102)。在进一步的实现中，计算设备1400内容纳的另一组件(例如，存储器设备或其他集成电路设备)可以包含在此描述的IC封装装配件(例如，图1或图2的IC封装装配件100)中的管芯(例如，图1或图2的第一管芯102或第二管芯102)。
[0065]计算设备1400可以被配置为执行被存储在本文描述的存储介质上的指令以执行各种动作。在各种实现中，计算设备1400可以是膝上型计算机、上网本、笔记本、超极本、智能手机、平板计算机、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字录像机。在进一步的实现中，计算设备1400可以是处理数据的任何其他电子设备。
[0066]本公开内容的各实施方式可以提供具有改善的性能、较低的成本和/或减少的尺寸(例如，用于较小的形状因子)的IC封装。可以把根据在此描述的各实施方式的技术和配置应用到CPU/处理器、芯片组、图形设备、无线设备和/或包括与一个或多个其他设备组合的CPU的多芯片/3D封装。相比于先前的技术和配置，在此公开的各实施方式可以提供较高的在芯片/管芯之间的通孔密度、较高的在芯片/管芯之间的传输密度和/或改善的组件(芯片/管芯)到组件(芯片/管芯)的对准(例如，从15 μ m到少于5 μ m的标准差，或从15 μ m到约2 μ m的标准差)。
[0067]上面对所阐释的本发明的实现的描述，包括摘要中所描述的内容，不预期是详尽的或把本发明限制在所公开的确切形式。尽管在此出于说明性目的描述了本发明的特定实现及其示例，但如相关领域中的技术人员将明白的，在本发明的范围内的各种等效的修改也是可能的。
[0068]根据上面的【具体实施方式】，可以对本发明做出这些修改。下列的权利要求中所使用的术语不应被解释为把本发明限制在说明书和权利要求所公开的特定实现。相反，本发明的范围应完全由下列权利要求确定，下列权利要求应根据所确立的权利要求解释原理来解释。
【权利要求】
1.一种集成电路封装，包括: 集成电路衬底； 管芯；以及 被放置在所述管芯和所述集成电路衬底之间的界面层，所述界面层具有被配置为在所述管芯和所述集成电路衬底之间相对于由所述界面层形成的平面向离开平面的方向传导电信号的各向异性导电部分。
2.如权利要求1所述的集成电路封装，进一步包括被放置在所述集成电路衬底和所述管芯之间的互连结构，所述界面层围绕所述互连结构的一部分，所述互连结构被配置为在所述管芯和所述集成电路衬底之间传送电信号。
3.如权利要求1所述的集成电路封装，其特征在于，所述界面层包括各向异性导电膜。
4.如权利要求1所述的集成电路封装，其特征在于，所述管芯是第一管芯，所述装置进一步包括第二管芯，所述界面层具有相对的第一和第二表面，所述第一管芯和所述第二管芯中的至少一个被连接到所述第一表面且所述集成电路衬底被连接到所述第二表面。
5.如权利要求4所述的集成电路封装，进一步包括把所述第一管芯连接到所述集成电路衬底的第一互连结构，以及把所述第二管芯连接到所述集成电路衬底的第二互连结构，所述界面层被放置在所述第一互连结构和所述第二互连结构之间。
6.如权利要求1所述的装置，进一步包括被耦合到所述界面层的所述各向异性导电部分的电子组件，其中，所述各向异性导电部分被配置为把电信号从所述电子组件传导到所述集成电路衬底。
7.—种制造集成电路封装的方法，包括:` 把一个或多个管芯定位在第一支承上，所述一个或多个管芯具有第一表面以及与所述第一表面相对的第二表面； 把界面层放置到所述一个或多个管芯的所述第一表面上，所述界面层被耦合到第二支承； 在所述第一支承和第二支承之间把所述一个或多个管芯和所述界面层压迫在一起； 从所述一个或多个管芯解耦所述第一支承；以及 把成型材料施加到所述一个或多个管芯的所述第二表面。
8.如权利要求7所述的方法，还包括在所述第一支承和第二支承之间压迫所述一个或多个管芯的同时固化所述界面层。
9.如权利要求7所述的方法，其特征在于，把所述成型材料施加到所述一个或多个管芯的所述第二表面包括反转所述第二支承并在反转所述第二支承的同时把所述成型材料施加到所述一个或多个管芯的所述第二表面。
10.如权利要求9所述的方法，还包括在反转所述第二支承的同时把电子组件耦合到所述界面层，其中，施加所述成型材料还包括把所述成型材料施加到所述电子组件。
11.如权利要求10所述的方法，其特征在于，把所述电子组件耦合到所述界面层包括把所述电子组件放置到所述界面层的电介质部分上，且所述方法还包括创建穿过所述电介质部分到所述电子组件的通孔。
12.如权利要求7所述的方法，还包括: 在放置所述界面层之前，在所述一个或多个管芯中的至少一个的所述第一表面上形成第一互连结构； 从所述界面层解耦所述第二支承；以及 平整所述界面层以便暴露所述第一互连结构。
13.如权利要求7所述的方法，其特征在于，所述界面层包括被配置为相对于由所述界面层形成的平面向离开平面的方向传导电信号的各向异性部分。
14.如权利要求7所述的方法，其特征在于，所述一个或多个管芯包括至少两个管芯，且所述界面层包括与所述至少两个管芯的表面连接的各向异性导电膜。
15.如权利要求14所述的方法，其特征在于，所述方法还包括把集成电路衬底直接连接到所述各向异性导电膜，且所述各向异性导电膜被配置为在所述集成电路衬底和所述至少两个管芯中的一个或多个之间传导电信号。
16.一种计算设备，包括: 主板； 被安装在所述主板上的通信芯片；以及 被安装在所述主板上的处理器，所述处理器或所述通信芯片包括: 集成电路衬底； 管芯；以及 被放置在所述管芯和所述集成电路衬底之间的界面层，所述界面层具有被配置为在所述管芯和所述集成电路衬底之间相对于由所述界面层形成的平面离开平面的方向传导电信号的各向异性导电部分。
17.如权利要求16所述的计算设备，进一步包括被放置在所述集成电路衬底和所述管芯之间的互连结构，其中，所述界面层围绕所述互连结构的一部分，且所述互连结构被配置为在所述管芯和所述集成电路衬底之间传送电信号。
18.如权利要求16所述的计算设备，其特征在于，所述界面层包括各向异性导电膜。
19.如权利要求16所述的计算设备，其特征在于，所述管芯是第一管芯，所述处理器或所述通信芯片进一步包括第二管芯，其中，所述界面层具有相对的第一表面和第二表面，所述第一管芯和所述第二管芯中的至少一个被连接到所述第一表面，且所述集成电路衬底被连接到所述第二表面。
20.如权利要求16所述的计算设备，进一步包括被耦合到所述界面层的所述各向异性导电部分的电子组件，其中，所述 各向异性导电部分被配置为把电信号从所述电子组件传导到所述集成电路衬底。
【文档编号】H01L23/538GK103887278SQ201310697943
【公开日】2014年6月25日 申请日期:2013年12月18日 优先权日:2012年12月19日
【发明者】C·胡, D·徐, Y·富田 申请人:英特尔公司