半导体器件和半导体装置制造方法
【专利摘要】本实用新型提供了半导体器件和半导体装置。所述半导体器件包括：包括p区和n区的补偿区；在所述补偿区的一侧的晶体管单元；在所述晶体管单元上的第一电极；在所述补偿区的另一侧的第二电极，其中，所述第二电极包括多个金属化层；以及互连层，沉积于所述第二电极的金属化层，其中，所述互连层具有小于20μm的厚度。
【专利说明】半导体器件和半导体装置
【技术领域】
[0001]本实用新型涉及一种半导体器件，特别是，涉及半导体器件的互连。
【背景技术】
[0002]在功率半导体领域，重要主题是电阻率的最小化和功率器件的热管理的改进。该主题的中心点在于芯片到芯片载体的互连和该互连关于导电和导热的行为。在功率器件缩小和电流密度不断增加情况下，具有垂直电流通过器件的此类功率器件(例如IGBT、二极管、MOSFET)的热性能是产品应用中的限制性因素。用于具有快速开关时间的高压应用的补偿器件，例如超结晶体管，是针对该困境的最好示例。
[0003]与具有相同等级的阻断电压的常规功率MOSFET相比，超结晶体管使用复杂的和昂贵的制造工艺来实现相同的导通电阻。超结晶体管因此像可比较的标准MOSFET那样需要较小的芯片面积。然而，较大的标准芯片的热行为更好。
[0004]由于热原因，超结晶体管的制造技术的改进不能直接转变成器件面积的进一步收缩:超结晶体管的总功率损耗PtrtaI取决于在导通下的传导损耗Pm-State;、开关损耗Pswitehing，并且遵循原则:
[0005]
【权利要求】
1.一种半导体器件，其特征在于，所述半导体器件包括: 包括P区和η区的补偿区； 在所述补偿区的一侧的晶体管单元； 在所述晶体管单元上的第一电极； 在所述补偿区的另一侧的第二电极，其中，所述第二电极包括多个金属化层；以及 互连层，沉积在所述第二电极的金属化层，其中，所述互连层具有小于20 μ m的厚度。
2.根据权利要求1所述的半导体器件，还包括在所述第二电极与所述补偿区之间的缓冲层。
3.根据权利要求2所述的半导体器件，还包括在所述电极层与所述缓冲层之间的接触层。
4.根据权利要求2所述的半导体器件，还包括在所述电极层与所述缓冲层之间的衬
。
5.根据权利要求1所述的半导体器件，其中，所述金属化层由Al层、Ti层、Ni层以及Ag层构成，或者由Al层、Ni层以及Ag层构成。
6.根据权利要求1所述的半导体器件，其中，所述金属化层由Ti层、Ni层以及Ag层构成。`
7.根据权利要求6所述的半导体器件，其中，所述Ti层具有在IOOnm至300nm之间的厚度，所述Ni层具有在200nm至1000nm之间的厚度，所述Ag层具有在IOOnm至500nm之间的厚度。
8.根据权利要求1所述的半导体器件，其中，所述半导体器件的厚度小于100μπι。
9.根据权利要求8所述的半导体器件，其中，所述半导体器件的厚度大于60μπι。
10.根据权利要求1所述的半导体器件，其中，所述半导体器件是超结器件。
11.根据权利要求1所述的半导体器件，其中，所述互连层包括Ag纳米膏或Ag微米膏。
12.根据权利要求1所述的半导体器件，其中，所述互连层具有在Iμ m至10 μ m之间的厚度。
13.根据权利要求1所述的半导体器件，其中，所述互连层包括纳米Ag膏或微米Ag膏并且具有5 μπι至20 μπι的厚度。
14.根据权利要求1所述的半导体器件，还包括在所述晶体管单元上的第三电极。
15.一种半导体装置，其特征在于，所述半导体装置包括: 载体，以及 在所述载体上的半导体芯片， 在所述载体与所述半导体芯片之间的互连层，其中，所述互连层具有小于20 ym的厚度。
16.根据权利要求15所述的半导体装置，其中，所述互连层包括Ag纳米膏或Ag微米膏。
17.根据权利要求15所述的半导体装置，其中，所述互连层具有在Iμπι至10 μπι之间的厚度。
18.根据权利要求15所述的半导体装置，其中，所述互连层包括纳米Ag膏或微米Ag膏并且具有5 μ m至20 μ m的厚度。
19.根据权利要求15所述的半导体装置，其中，所述载体包括Cu。
20.根据权利要求15所述的半导体装置，其中，所述半导体芯片包括根据权利要求1-14中任一项所述的 半导体器件。
【文档编号】H01L23/532GK203521403SQ201320118300
【公开日】2014年4月2日 申请日期:2013年3月15日 优先权日:2013年3月15日
【发明者】K.霍赛尼, A.毛德 申请人:英飞凌科技奥地利有限公司