薄膜晶体管的制作方法

薄膜晶体管的制作方法
【专利摘要】本发明提供一种具有迁移率良好、应力耐受性也优异、并且湿蚀刻特性也良好的氧化物半导体层的薄膜晶体管。本发明的薄膜晶体管在基板上至少依次有栅电极、栅极绝缘膜、氧化物半导体层、源-漏电极及保护膜，其中，前述氧化物半导体层是具有第一氧化物半导体层(IGZTO)和第二氧化物半导体层(IZTO)的层叠体，前述第二氧化物半导体层形成于前述栅极绝缘膜之上，且前述第一氧化物半导体层形成于前述第二氧化物半导体层与前述保护膜之间，并且在前述第一氧化物半导体层中，各金属元素相对于除去氧的全部金属元素的含量为:Ga:5％以上、In:25％以下(不含0％)、Zn:35～65％及Sn:8～30％。
【专利说明】薄膜晶体管

【技术领域】
[0001] 本发明涉及用于液晶显示器或有机EL显示器等显示装置的薄膜晶体管（TFT)。

【背景技术】
[0002] 非晶（非晶质）氧化物半导体与通用的非晶硅（a-Si)相比，具有高载流子迁移率 (也称为场效应迁移率。以下，有时仅称为"迁移率"。），光学带隙大，能够以低温成膜。因 此，期待其面向要求大型、高分辨率、高速驱动的新一代显示器或耐热性低的树脂基板等的 应用。
[0003] 在使用氧化物半导体作为薄膜晶体管的半导体层时，不仅要求载流子浓度（迁移 率）高，而且还要求TFT的开关特性（晶体管特性、TFT特性）优异。即，要求（1)通态电 流（对栅电极和漏电极施加正电压时的最大漏电流）高；（2)断态电流（分别对栅电极施 加负电压，对漏电极施加正电压时的漏电流）低；（3) S值（Subthreshold Swing,亚阈值摆 幅，使漏电流提高1位数量级所需要的栅电压）低；(4)阈值（向漏电极施加正电压，向栅 电压施加正负任意一种电压时，漏电流开始流通的电压，也称为阈值电压）在时间上不发 生变化而保持稳定（意味着在基板面内均勻）；并且，（5)迁移率商；等。
[0004] 作为具有这样的特性的氧化物半导体，通用的是由铟、镓、锌、以及氧构成的非晶 氧化物半导体（In-Ga-Zn-0、以下有时称作"IGZ0"。）（专利文献1、非专利文献1、非专利文 献2)。
[0005] 另外，作为具有比IGZ0高的迁移率的材料，使用的是由铟、锌、锡、以及氧构成的 非晶氧化物半导体（In-Zn-Sn-0、以下有时称作"IZT0"。）（专利文献2)。
[0006] 现有技术文献
[0007] 专利文献
[0008] 专利文献1 :日本专利第4568828号公报
[0009] 专利文献2 :日本特开2008-243928号公报
[0010] 非专利文献
[0011] 非专利文献1 :固体物理、V0L44、P621(2009)
[0012] 非专利文献 2 :Nature、V0L432、P488(2004)


【发明内容】

[0013] 发明所要解决的课题
[0014] 进一步要求使用了上述氧化物半导体层的薄膜晶体管对于电压施加或光照射等 应力的耐受性（应力施加前后的阈值电压的变化量少）优异。例如指出的有：在对于栅电 极持续施加电压时、或持续照射光吸收开始的蓝色波段时，在薄膜晶体管的栅极绝缘膜与 半导体层界面，电荷被捕获，由于体层内部的电荷的变化而使阈值电压向负侧大幅地变化 (偏移），由此，TFT的开关特性变化。另外，在液晶面板驱动之时、或对栅电极施加负偏压 而使像素点亮时等情况下，从液晶元件泄漏的光会照射到TFT上，而该光对于TFT施加应力 而成为使图像不匀或特性劣化的原因。在实际使用薄膜晶体管时，若由于光照射或电压施 加造成的应力导致开关特性发生变化，则会招致显示装置自身的可靠性降低。
[0015]另外，对于有机EL显示器也同样，从发光层泄漏的光会照射到半导体层上，导致 阈值电压等值散乱这样的问题。
[0016] 由此，尤其是阈值电压的偏移会招致具备TFT的液晶显示器或有机EL显示器等显 示装置自身的可靠性降低，因此强烈希望提高应力耐受性。
[0017]进而，在制作氧化物半导体层和在其上具备源_漏电极的薄膜晶体管基板时，还 要求上述氧化物半导体层相对于湿蚀刻液等药液具有较高的特性（湿蚀刻特性）。具体来 说，在制作TFT时的各工序中，由于所使用的湿蚀刻液的种类也不同，因此，上述氧化物半 导体层需要以下两个特性。
[0018] (A)氧化物半导体层相对于氧化物半导体加工用湿蚀刻液具有优异的可溶性
[0019]即，需要下述特性：利用在加工氧化物半导体层时所使用的草酸等有机酸系湿蚀 刻液，以适宜的速度蚀刻上述氧化物半导体层，且能够无残渣地图案化。
[0020] (B)氧化物半导体层相对于源-漏电极用湿蚀刻液为不溶性的
[0021] 即，需要下述特性：利用在加工成膜于氧化物半导体层之上的源_漏电极用配线 膜时所使用的湿蚀刻液（例如包括磷酸、硝酸、醋酸等的无机酸），可以以适宜的速度来蚀 刻源-漏电极，但是，上述氧化物半导体层的表面（背沟道）侧不会被上述湿蚀刻液的切削 或受到损伤，从而不会使TFT特性和应力耐受性降低。
[0022] 基于湿蚀刻液的蚀刻的程度（蚀刻速度）根据湿蚀刻液的种类也不同，但是，上述 的IZT0相对于草酸等湿蚀刻液具有优异的可溶性[即，上述（A)的氧化物半导体层加工时 的湿蚀刻性优异]，相对于无机酸系湿蚀刻液的可溶性也高，因而极其容易受到无机酸系湿 蚀刻液的蚀刻。因此，在利用源-漏电极的湿蚀刻液进行加工时，存在IZT0膜消失而难以 制作TFT、或TFT特性等降低这样的问题[即，上述（B)的源-漏电极在加工时的湿蚀刻耐 性变差]。为了解决这种问题，还研究了使用不对IZT0进行蚀刻的药液（NH 4F与H202的混 合液）作为源-漏电极用蚀刻液的情况，但是，上述药液的寿命短且不稳定，因此，批量生产 性变差。
[0023] 对于与上述的（B)的源-漏电极的湿蚀刻相伴的TFT特性等的降低来说，尤其是 在如图1所示的不具有蚀刻阻挡层的背沟道蚀刻（BCE)结构的TFT中会看到。
[0024] S卩，使用了氧化物半导体的底栅薄膜晶体管的结构大致分为图1所示的不具有蚀 刻阻挡层的背沟道蚀刻型（BCE型）、和图2所示的具有蚀刻阻挡层8的蚀刻阻挡型（ESL 型）这两种。
[0025] 图2中的蚀刻阻挡层8基于下述目的而形成的，S卩，防止在对源-漏电极5实施蚀 刻时氧化物半导体层4受到损伤而导致晶体管特性降低。根据图2,源-漏电极加工时对氧 化物半导体层表面的损伤少，因此，易于获得良好的TFT特性。作为上述蚀刻阻挡层，通常 使用Si0 2等绝缘膜。
[0026]与此相对，在图1中，不具有蚀刻阻挡层，因此能过简化工序数，生产性优异。艮P， 基于不同的制造方法，有时即使在蚀刻时不设置蚀刻阻挡层，也可不对氧化物半导体层4 带来损伤，例如在利用剥离法加工源_漏电极5时，对氧化物半导体层4没有损伤，因此不 需要蚀刻阻挡层，在这种情况下可使用图1的BCE型。或者，在使用即使没有蚀刻阻挡层也 可发挥出良好的TFT特性而开发出的特殊的湿蚀刻液的情况下，可使用图1的BCE型。
[0027] 如上所述，从薄膜晶体管的制作成本降低或工序简化的观点出发，推荐使用不具 有蚀刻阻挡层的图1的BCE型，但是，前述的湿蚀刻时的问题非常令人担忧。然而，即使对 于图2的ESL型来说，根据湿蚀刻液的种类的不同也存在发生上述问题的担忧。
[0028] 本发明是鉴于上述情况而完成的，其目的在于，提供一种具备如下半导体层用氧 化物的薄膜晶体管，该半导体层用氧化物在不具有蚀刻阻挡层的BCE型的薄膜晶体管中， 保持高的场效应迁移率的同时，相对于光或偏压应力等来说阈值电压的变化量小且应力耐 受性优异，并且，（A)相对于氧化物半导体加工用湿蚀刻液具有优异的可溶性，（B)相对于 在使将源-漏电极图案化时所使用的湿蚀刻液具有优异的耐性。
[0029] 另外，本发明的目的在于，提供一种具备如下半导体层用氧化物的薄膜晶体管，该 半导体层用氧化物在具有蚀刻阻挡层的ESL型的薄膜晶体管中，保持高的场效应迁移率的 同时，应力耐受性优异，并且，（A)相对于氧化物半导体加工用湿蚀刻液具有优异的可溶性。
[0030] 用于解决课题的手段
[0031] 能够解决上述课题的本发明所述的薄膜晶体管是在基板上至少依次具有栅电极、 栅极绝缘膜、氧化物半导体层，其要旨在于，前述氧化物半导体层是具有由In、Ga、Zn、Sn及 〇构成的第一氧化物半导体层、和由In、Zn、Sn及0构成的第二氧化物半导体层的层叠体， 前述第二氧化物半导体层形成于前述栅极绝缘膜之上，且前述第一氧化物半导体层形成于 前述第二氧化物半导体层与前述保护膜之间，并且，前述第一氧化物半导体层中，各金属元 素相对于除去氧的全部金属元素的含量（原子％、以下相同）为In :25%以下（不含0%)、 Ga :5% 以上、Zn :35 ?65%及 Sn :8 ?30%。
[0032] 优选在前述第一氧化物半导体层中，各金属元素相对于除去氧的全部金属元素的 含量为In :20%以下（不含0%)、Ga :15%以上且低于50%、Zn :35?65%及Sn :8?30%。[0033] 优选前述第一氧化物半导体层相对于源-漏电极用湿蚀刻液的蚀刻速率为前述 源-漏电极的蚀刻速率的1/2以下。
[0034] 另外，本发明所述的薄膜晶体管是在基板上至少依次具有栅电极、栅极绝缘膜、氧 化物半导体层、源-漏电极、蚀刻阻挡层及保护前述源-漏电极的保护膜的薄膜晶体管，其 要旨在于，前述氧化物半导体层是具有由In、Ga、Zn、Sn及0构成的第一氧化物半导体层、 和由In、Zn、Sn及0构成的第二氧化物半导体层的层叠体，且在前述第一氧化物半导体层 中，各金属元素相对于除去氧的全部金属元素的含量（原子％、以下相同）为In :25%以下 (不含 0% )、Ga :8. 0% 以上、Zn :30. 0 ?65%及 Sn :5 ?30%。
[0035] 优选在前述第一氧化物半导体层中，各金属元素相对于除去氧的全部金属元素的 含量为In :20%以下（不含0%)、Ga :15%以上且低于50%、Zn :35?65%及Sn :8?30%。
[0036] 另外，优选前述第二氧化物半导体层形成于前述栅极绝缘膜之上，且前述第一氧 化物半导体层形成于前述第二氧化物半导体层与前述蚀刻阻挡层之间。
[0037] 进而，还优选第二氧化物半导体层的厚度为0. 5nm以上。
[0038] 本发明还包括具备上述薄膜晶体管的显示装置。
[0039] 发明效果
[0040] 根据本发明，能够提供一种具备如下半导体层用氧化物的薄膜晶体管，该半导体 层用氧化物在不具有蚀刻阻挡层的BCE型的薄膜晶体管中的迁移率高，薄膜晶体管的开关 特性以及应力耐受性（光照射以及负偏压施加前后的阈值电压的偏移量少）优异，并且具 有优异的湿蚀刻特性、即（A)相对于氧化物半导体加工用湿蚀刻液而具有优异的可溶性 (优异的湿蚀刻性）、（B)相对于源-漏电极用湿蚀刻液而具有优异的耐性（优异的湿蚀刻 耐性）。
[0041] 另外，能够提供一种具备如下半导体层用氧化物的薄膜晶体管，该半导体层用氧 化物在具有蚀刻阻挡层的ESL型的薄膜晶体管中的迁移率高，薄膜晶体管的开关特性以及 应力耐受性（光照射以及负偏压施加前后的阈值电压的偏移量少）优异，并且具有优异的 湿蚀刻特性、即、(A)相对于氧化物半导体加工用湿蚀刻液而具有优异的可溶性（优异的湿 蚀刻性）。

【专利附图】

【附图说明】
[0042] 图1是用于对现有的具备氧化物半导体层（单层）的薄膜晶体管（BCE型）进行 说明的示意剖面图。
[0043] 图2是用于对现有的具备氧化物半导体层（单层）的薄膜晶体管（ESL型）进行 说明的示意剖面图。
[0044] 图3是用于对具备第二氧化物半导体层（从基板侧观看为下侧）和第一氧化物半 导体层（从基板侧观看为上侧）的层叠体作为本发明所使用的氧化物半导体层的薄膜晶体 管（BCE型）进行说明的示意剖面图。
[0045] 图4是用于对具备第二氧化物半导体层（从基板侧观看为下侧）和第一氧化物半 导体层（从基板侧观看为上侧）的层叠体作为本发明所使用的氧化物半导体层的薄膜晶体 管（ESL型）进行说明的示意剖面图。
[0046] 图5是用于对具备第二氧化物半导体层（从基板侧观看为上侧）和第一氧化物半 导体层（从基板侧观看为下侧）的层叠体作为本发明所使用的氧化物半导体层的薄膜晶体 管（ESL型）进行说明的示意剖面图。

【具体实施方式】
[0047] 本发明人等发现，如果使IZT0(有时表述为"第二氧化物半导体层"。）与由规定 的组成构成的由In、Ga、Zn、Sn及0(以下有时表述为"IGZT0"。）构成的氧化物（以下有 时表述为"第一氧化物半导体层"。）层叠而构成氧化物半导体层，则可实现所期望的目的， 从而完成了本发明。
[0048] 在本说明书中，"应力耐受性优异"是指，在利用后述的实施例所记载的方法，进行 边对试样照射白色光边对栅电极持续施加负偏压的应力施加试验2小时时，应力施加试验 前后的阈值电压（Vth)的偏移量AVth (绝对值）为IZT0单层的AVth以下的情形。
[0049] 在本说明书中，"湿蚀刻特性优异"是指，在为不具有蚀刻阻挡层的BCE型的情况 下满足下述（A)湿蚀刻性优异以及（B)湿蚀刻耐性优异的情形，在为具有蚀刻阻挡层的ESL 型的情况下满足下述（A)湿蚀刻性优异的情形。需要说明的是，以下有时将湿蚀刻性和湿 蚀刻耐性统称为"湿蚀刻特性"。
[0050] (A)相对于氧化物半导体加工用湿蚀刻液具有优异的可溶性（湿蚀刻性优异）。即 表示，通过在对氧化物半导体层进行加工时所使用的草酸等有机酸系湿蚀刻液，以大致相 同程度（〇. 1?4倍）的蚀刻速率蚀刻具有本发明的层叠结构的氧化物半导体层的第一氧 化物半导体层、第二氧化物半导体层，从而无残渣地图案化。
[0051] ⑶表示在利用湿蚀刻液使源-漏电极图案化时，蚀刻源-漏电极，且氧化物半导 体层相对于上述湿蚀刻液而言是不溶性的（湿蚀刻耐性优异）。在本说明书中，为了测定的 简便化，如后述的实施例所示，在基板上使氧化物半导体层成膜，对利用源-漏电极用湿蚀 刻液图案化时的蚀刻速度进行测定，如果此时的第一氧化物半导体层的蚀刻速度为源-漏 电极的蚀刻速度的1/2以下，则评价为相对于源-漏电极用湿蚀刻液而言湿蚀刻耐性优异。 由于具有上述范围的蚀刻速度的情形不易使氧化物半导体层被上述湿蚀刻液蚀刻，因此， 氧化物半导体层的表面（背沟道）侧不会被上述湿蚀刻液切削或受到损伤，从而不会使TFT 特性或应力耐受性降低。
[0052] 以下，一边说明完成本发明的经纬，一边详述本发明。
[0053] 如上所述，IZT0通用为迁移率高的氧化物半导体层。尤其是IZT0,虽然其是具有 比IGZ0高的迁移率的材料，但是应力耐受性却比IGZ0低，且存在稳定性降低的可能性，因 此，为了应对显示器的大型化、高速驱动化，而需要更高的应力耐受性。
[0054] 因此，本发明人等为了使作为氧化物半导体层而有用的IZT0的应力耐受性提高， 而反复进行了各种研究。
[0055] 其结果可知，在形成使IZT0与由Si02、Al20 3、Hf02等绝缘体构成的保护膜（BCE型 的情况）或蚀刻阻挡层（ESL型的情况）（以下有时将它们统称为"氧化物系绝缘体"。）接 触的结构的情况下，IZT0与氧化物系绝缘体的界面因不同种材料的接触而容易在该界面形 成因氧缺陷而致的陷阱能级。
[0056] 在此，在本发明中，使由IGZT0构成的第一氧化物半导体层介于由IZT0构成的第 二氧化物半导体层与氧化物系绝缘体之间，使氧化物半导体层成为第一氧化物半导体层、 第二氧化物半导体层的层叠结构。
[0057] 即，在本发明中，在氧化物系绝缘体与第二氧化物半导体层之间设置第一氧化物 半导体层作为第二氧化物半导体层的保护层。因此，第二氧化物半导体层不与氧化物系绝 缘体直接接触，因而能够抑制因上述氧缺陷所致的陷阱能级的形成。
[0058] 需要说明的是，对于第一氧化物半导体层和第二氧化物半导体层而言，在有无Ga 这点上，构成元素严格地不同，除Ga以外的元素是重复的，因此，通过适当地控制第一氧化 物半导体层的构成元素的比率，从而能够抑制在第一氧化物半导体层与第二氧化物半导体 层的接触界面形成陷阱能级。其结果，可认为使第二氧化物半导体层的界面结构稳定化，在 保持高迁移率的同时，提供应力耐受性。
[0059] 另外，不仅在第一氧化物半导体层与氧化物系绝缘体的界面难以产生氧缺陷，而 且利用第二氧化物半导体层来充分地确保氧化物半导体层全体的迁移率，因此，基本不存 在使氧化物半导体层全体的迁移率等TFT特性降低的情况。
[0060] 进而，就本发明而言，通过上述层叠结构而能够改善氧化物半导体层的湿蚀刻特 性。即，对于BCE型、ESL型来说，（A)本发明的氧化物半导体层相对于氧化物半导体加工用 湿蚀刻液均具有优异的可溶性（湿蚀刻性优异）。若将氧化物半导体层形成层叠结构，则因 金属的种类或含量的不同，在形成布线图案时，在第一层与第二层中，侧向蚀刻量不同，存 在无法图案化为所需形状等问题。但是，就本发明而言，通过适当地控制第一氧化物半导体 层与第二氧化物半导体层的成分组成及组成比，从而能够使一氧化物半导体层与第二氧化 物半导体层的蚀刻速率同等。
[0061] 另外，在为BCE型时，（B)本发明的第一氧化物半导体层相对于源-漏电极用湿蚀 刻液的不溶性高（湿蚀刻耐性优异）。由于本发明的第一氧化物半导体层难以被无机酸系 湿蚀刻液蚀刻，所以氧化物半导体层的表面（背沟道）侧不会被上述湿蚀刻液切削或受到 损伤，因而不会使TFT特性或应力耐受性降低。
[0062] 构成第一氧化物半导体层的各金属兀素（In、Ga、Zn、Sn)的含量（相对于第一氧 化物半导体层中所含的全部金属元素的比例（除去氧）、以下相同）考虑到第二氧化物半导 体层的种类或组成比、迁移率、载流子密度、湿蚀刻特性等而确定即可。
[0063] In :在BCE型、ESL型时均为25%以下（不含0% )
[0064] In是对于氧化物半导体层的电阻降低来说有效的元素。为了有效地发挥这种效 果，在BCE型、ESL型中任一情况下，均优选为1 %以上、更优选为3 %以上、进一步优选为 5%以上。另一方面，若In含量过多，则有时应力耐受性降低，因此，对于第二氧化物半导体 层来说，在任一情况下，In含量均为25%以下、优选为23%以下、更优选为20%以下。 [0065] Ga :在不具有蚀刻阻挡层的BCE型的情况下为5%以上，在具有蚀刻阻挡层的ESL 型的情况下为8.0%以上
[0066] Ga是抑制氧缺陷且对于应力耐受性向上有效的元素。为了有效地发挥出这种效 果，在不具有蚀刻阻挡层的BCE型的情况下，使Ga含量为5%以上、优选为10%以上、更优 选为15 %以上。另一方面，在具有蚀刻阻挡层的ESL型的情况下，使Ga含量为8.0 %以上、 优选为10%以上、更优选为12%以上、进一步优选为15%以上。若Ga含量过多，则用于形 成第一氧化物半导体层的溅射靶自身发生高电阻化。若使用该高Ga溅射靶进行成膜，则有 时无法正常地形成DC放电（直流放电）。由此，优选Ga含量低于50%。另外，在第一氧化 物半导体层中，担负电子的电导通路的In和Sn的含量相对降低，其结果是有时使迁移率降 低。因而，Ga含量更优选为40%以下、进一步优选为30%以下、更进一步优选为20%以下。
[0067] Zn :在不具有蚀刻阻挡层的BCE型的情况下，为35?65%，在具有蚀刻阻挡层的 ESL型的情况下，为30. 0?65%
[0068] Zn是对湿蚀刻速率带来影响的元素，若Zn过少，则使用了氧化物半导体加工用湿 蚀刻液时的湿蚀刻性变差。另外，若Zn过少，则非晶结构变得不稳定，有时TFT变得不进 行开关动作。因而，在为BCE型的情况下，Zn含量为35%以上、优选为40%以上、更优选为 45%以上。另外，在为ESL型的情况下，Zn含量为30. 0%以上、更优选为35%以上、更优选 为40%以上。若Zn含量过多，则相对于氧化物半导体加工用湿蚀刻液的湿蚀刻速率变得过 快，难以形成所需的图案形状。另外，氧化物半导体层有时发生结晶化，或者In或Sn等的 含量相对减少而应力耐受性变差。因而，Zn含量为65%以下、优选为60%以下。
[0069] Sn :在不具有蚀刻阻挡层的BCE型的情况下为8?30%，在具有蚀刻阻挡层的ESL 型的情况下为5?30%
[0070] Sn是对于迁移率提高、湿蚀刻耐性提高有效的元素。若Sn含量过少则迁移率变 差，或湿蚀刻速度增加，因而在对源_漏电极进行湿蚀刻时，导致构成氧化物半导体层的薄 膜的膜厚减少或对表面的损伤增加，因此，带来TFT特性的降低。另外，还存在相对于氧化 物半导体加工用湿蚀刻液的湿蚀刻性变差的情况。因而，在为BCE型时，Sn含量为8%以 上、优选为10%以上、更优选为12%以上。另外，在为ESL型时，Sn含量为5%以上、优选 为8%以上、更优选为10%以上。若Sn含量过多，则有时应力耐受性降低，并且相对于氧化 物半导体加工用湿蚀刻液的湿蚀刻速率也降低（湿蚀刻性降低）。尤其是在通用为氧化物 半导体加工用湿蚀刻液的草酸等有机酸中变得不溶，无法进行氧化物半导体层的加工。因 而，在不具有蚀刻阻挡层的BCE型的情况下，Sn含量为30%以下、优选为28%以下、更优选 为25%以下。另一方面，在具有蚀刻阻挡层的ESL型的情况下，Sn含量为30%以下、优选 为25%以下、更优选为23%以下、进一步优选为20%以下。
[0071] 作为BCE型、ESL型中均优选的第一氧化物半导体层的组成，考虑到上述各金属元 素的平衡，优选设定为有效地发挥出所需特性的适当的范围。
[0072] 对于构成本发明的第二氧化物半导体层的金属元素（In、Zn、Sn)的各金属间的比 率而言，只要包含这些金属的氧化物具有非晶相、且为显示出半导体特性的范围，就没有特 别限制。不过，如上所述，因所添加的金属元素的含量（原子％)不同，会对迁移率或湿蚀 刻特性带来不良影响，因此优选适当地进行调整。例如，对于湿蚀刻时的蚀刻速率而言，优 选在第一氧化物半导体层和第二氧化物半导体层中成为大致相同的程度，因此，按照使蚀 刻速率比成为大致相同程度（以蚀刻速率比计为〇. 1?4倍）的方式调整成分组成即可。
[0073] 本发明的第二氧化物半导体层的厚度在BCE型、ESL型中均没有特别限定，但是， 若第二氧化物半导体层过薄，则基板面内的特性（迁移率、S值、Vth等TFT特性）有可能会 产生偏差。由此，从充分地抑制特性的偏差的观点出发，第二氧化物半导体层的厚度优选为 0.5nm以上、更优选为5nm以上、进一步优选为10nm以上。另一方面，若过厚，则有时氧化物 半导体层的加工性变差，或成膜、蚀刻需要时间而导致生产成本增加，因此优选为l〇〇nm以 下、更优选为50nm以下。另外，在将第二氧化物半导体层的厚度设为与第一氧化物半导体 层的厚度同等以下时，还可进一步设为30nm以下、更进一步设为20nm以下、特别设为10nm 以下。
[0074] 另外，第一氧化物半导体层的厚度在BCE型、ESL型中均没有特别地限定，但是若 第一氧化物半导体层的厚度过薄，则有时无法充分地发挥出形成上述第一氧化物半导体层 的效果，因此优选为20nm以上、更优选为30nm以上。另一方面，若过厚，则迁移率有可能降 低，因此优选为50nm以下、更优选为40nm以下。
[0075] 第二氧化物半导体层与第一氧化物半导体层的合计膜厚在BCE型、ESL型中均在 上述范围内适当地组合即可，若氧化物半导体层全体的膜厚变得过厚，则生产成本增加，或 阻碍薄膜晶体管的薄型化，因此，优选为lOOnm以下、更优选为50nm以下。合计膜厚的下限 只要采用可发挥出上述各氧化物半导体层的效果的程度的膜厚即可。
[0076] 接下来，对于本发明的第一氧化物半导体层（IGZT0)与第二氧化物半导体层 (IZT0)的层叠结构的优选实施方式进行说明。
[0077] 首先，在现有例中，如图1(无蚀刻阻挡层：BCE型）所示，由IZT0构成的第二氧化 物半导体层4 (单层）是直接与保护膜6 (图1)以及栅极绝缘膜3接触的构成，如图2 (有 蚀刻阻挡层：ESL型）所示，由IZT0构成的第二氧化物半导体层4 (单层）是直接与蚀刻阻 挡层8 (图2)以及栅极绝缘膜3接触的构成。
[0078] 图3是本发明的BCE型的优选实施方式的一例。由于在第二氧化物半导体层 4(IZT0)与保护膜6界面中容易形成因氧缺陷所致的陷阱能级，因此，在第二氧化物半导体 层4 (IZTO)与保护膜6之间形成第一氧化物半导体层4A(IGZTO)，由此，能够避开因氧缺陷 所致的问题、还能够保护第二氧化物半导体层远离源_漏电极用湿蚀刻液。
[0079] 在图示例中，按照第一氧化物半导体层4A与保护膜6直接接触的方式构成，但是 也可以在第一氧化物半导体层4A与保护膜6之间介于其他层。
[0080] 图4是本发明的ESL型的优选实施方式的另外一例。第一氧化物半导体层4A形 成于第二氧化物半导体层4与蚀刻阻挡层8之间。在图示例中，第一氧化物半导体层4A按 照与蚀刻阻挡层8直接接触的方式构成，但是也可以在第一氧化物半导体层4A与蚀刻阻挡 层8之间介于其他层。由于在第二氧化物半导体层4(IZT0)与蚀刻阻挡层8的界面容易形 成因氧缺陷所致的陷阱能级，因此，通过将第一氧化物半导体层4A(IGZT0)形成于第二氧 化物半导体层4(IZT0)与蚀刻阻挡层8之间，从而能够消除该问题。另外，由于第二氧化物 半导体层4的迁移率高，因此，不将其配置在蚀刻阻挡层8侧，而是配置在电流大量流通的 栅极绝缘膜3侧，由此可实现高迁移率。
[0081] 图5是本发明的ESL型的优选的其他实施方式的一例（第一氧化物半导体层、第 二氧化物半导体层的层叠顺序与图4相反的构成）。第一氧化物半导体层4A形成于第二氧 化物半导体层4与栅极绝缘膜3之间。在图示例中，第一氧化物半导体层4A按照与栅极绝 缘膜3直接接触的方式构成，但与上述同样地，也可在它们之间介于其他层。即使使第一氧 化物半导体层和第二氧化物半导体层的层叠结构与上述第一层叠结构（图4)相反，也能够 抑制在第二氧化物半导体层与第一氧化物半导体层的界面的氧缺陷等。另外，如果为不含 有对迁移率有影响的Ga的第二氧化物半导体层（IZT0)，则即使将第二氧化物半导体层配 置在蚀刻阻挡层侧，也能够实现高迁移率。
[0082] 在为ESL结构的情况下，通过在栅极绝缘膜3和蚀刻阻挡层8中的至少任一方（优 选如后所述的蚀刻阻挡层）、与第二氧化物半导体层4之间设置第一氧化物半导体层4A，从 而能够获得应力耐受性提高效果。
[0083] 接下来，对于本发明的氧化物半导体层的制造方法进行说明。
[0084] 由上述IZT0构成的第二氧化物半导体层与由IGZT0构成的第一氧化物半导体层 优选利用溅射法且使用溅射靶（以下有时也称作"靶"。）来成膜。根据溅射法，可易于形 成成分、膜厚的膜面内均匀性优异的薄膜。另外，也可以通过涂布法等化学成膜法来形成氧 化物。
[0085] 作为用于溅射法的靶，优选使用包含前述元素且与所需氧化物为相同的组成的溅 射靶，由此，能够形成组成偏离少且为所需的成分组成的薄膜。具体来说，作为将第二氧化 物半导体层成膜的靶，可使用由In、Zn及Sn构成的氧化物靶（IZT0靶）。
[0086] 另外，作为将第一氧化物半导体层成膜的靶，可使用由In、Ga、Zn及Sn构成的氧化 物靶（IGZT0靶）。
[0087] 或者，也可以使用对组成不同的两个靶同时进行放电的共溅射法（Co-Sputter 法）来成膜。或者，还可使用包含上述元素中的至少2种以上的混合物的氧化物靶。
[0088] 上述靶例如可通过粉末烧结法来制造。
[0089] 在利用溅射法将第二氧化物半导体层和第一氧化物半导体层成膜的情况下，优选 在保持真空状态的状态下连续地进行成膜。其原因在于，若在将第二氧化物半导体层与第 一氧化物半导体层成膜时暴露在大气中，则空气中的水分或有机成分附着于薄膜表面，造 成污染（品质不良）的原因。
[0090] 在使用上述靶并利用溅射法成膜时，为了在溅射成膜时补充从薄膜中脱离的氧且 尽可能使氧化物半导体层的密度变高（优选为6. Og/cm3以上），优选适当地控制成膜时的 气压、氧添加量（氧的分压）、对溅射靶的输入功率、基板温度、T-S间距离（溅射靶与基板 的距离）等。
[0091]具体来说，例如优选在下述溅射条件下成膜。
[0092] 当使用上述靶进行溅射时，优选将基板温度大致控制在室温?200°C左右，适当地 控制氧添加量而进行。
[0093]氧添加量根据溅射装置的构成、靶组成等适当地控制即可，从而以半导体的形式 发挥作用，优选大致使半导体载流子浓度为1〇15?l〇16cnr3来添加氧量。
[0094] 另外，优选适当地控制溅射成膜时的气压、对溅射靶的输入功率、T-S间距离（溅 射靶与基板的距离）等，从而调整氧化物半导体层的密度。例如，为了抑制溅射原子间的散 射，成膜时的总气压越低越好，从而能够形成致密（高密度）的膜。优选气压大致在1? 3mTorr的范围内。另外，输入功率也越高越好，但推荐大致设定在200W以上。
[0095]另外，由于氧化物半导体层的密度还受到成膜后的热处理条件的影响，因此，优选 适当地控制成膜后的热处理条件。成膜后的热处理例如优选在大气气氛或水蒸气气氛下在 大致250?400°C下进行10分钟?3小时左右。这样的热处理在例如TFT的制造过程的热 过程也可以控制。例如可通过预退火处理（将氧化膜半导体层湿蚀刻后的图案化后的热处 理）而提高密度。
[0096]本发明中还包括具备上述氧化物作为TFT的半导体层（氧化物半导体层）的TFT。 对于该TFT而言，只要上述氧化物半导体层具备第二氧化物半导体层与第一氧化物半导体 层的层叠结构即可，对于包括栅极绝缘膜在内的其他构成而言，没有特别的限定。例如在基 板上设置栅电极、栅极绝缘膜、上述氧化物半导体层、源电极、漏电极（有时将源电极与漏 电极合并而称作源-漏电极）、及保护膜（BCE型）、蚀刻阻挡层的情况下，进一步至少具有 蚀刻阻挡层（ESL型）即可，其构成只要是通常使用的构成，就没有特别限定。需要说明的 是，保护膜也如图中所示出的那样形成于源_漏电极的上侧，但是也可以以保护栅极绝缘 膜、上述氧化物半导体层、源-漏电极为宗旨而形成。
[0097] 以下，边参照图3,边对不具有蚀刻阻挡层的BCE型TFT的制造方法的实施方式进 行说明。图3以及以下的制造方法示出本发明的优选实施方式的一例，但并非限定于此的 意思。例如，虽然图3中示出了底栅型结构的TFT，但并不限定于此，也可以是在氧化物半导 体层之上依次具备栅极绝缘膜和栅电极的顶栅型TFT。
[0098] 在图3中在基板1上形成了栅电极2以及栅极绝缘膜3,在其上形成了第二氧化物 半导体层4。在第二氧化物半导体层4上形成了第一氧化物半导体层4A，进而在其上形成 了源-漏电极5,在其上形成了保护膜（绝缘膜）6,并且经由接触孔7将透明导电膜（未图 示）电连接于漏电极5。
[0099]在基板1上形成栅电极2以及栅极绝缘膜3的方法没有特别限定，可采用通常使 用的方法。另外，栅电极2以及栅极绝缘膜3的种类也没有特别限定，可使用通用的种类。 例如，作为栅电极，优选使用电阻率低的A1或Cu的金属、耐热性高的Mo、Cr、Ti等高熔点金 属、或它们的合金。另外，作为栅极绝缘膜3,可代表性地例示出硅氮化膜（SiN)、硅氧化膜 (Si02)、硅氮氧化膜（SiON)等。其中，还可使用八120 3、1〇3等氧化物、或它们的层叠物。
[0100] 接下来，形成氧化物半导体层（从基板侧依次形成第二氧化物半导体层4、第一氧 化物半导体层4A)。第二氧化物半导体层4也可通过使用了 IZT0靶的DC溅射法或RF溅 射法来成膜。同样地，第一氧化物半导体层4A可通过使用构成第一氧化物半导体层4A的 IGZT0靶的DC溅射法或RF溅射法来成膜。
[0101] 优选第二氧化物半导体层4、第一氧化物半导体层4A依次经真空一环连续成膜。 这时，若将第一氧化物半导体层控制为满足上述的组成，则在溅射速率提高的同时，湿蚀刻 特性也提_。
[0102] 对于氧化物半导体层经湿蚀刻后进行图案化。紧接图案化之后，为了改善氧化物 半导体层的膜质而优选进行热处理（预退火）。由此，晶体管特性的通态电流和场效应迁移 率上升，使晶体管性能提高。作为优选的预退火条件，例如，可列举温度：约250?400°C， 时间：约10分钟?1小时等。
[0103] 预退火后形成源-漏电极5。源-漏电极5的种类没有特别限定，可使用通用的种 类。例如与栅电极同样，可使用Mo、Al、Cu等金属或它们的合金。
[0104] 作为源_漏电极5的形成方法，例如可通过磁控管溅射法将金属薄膜成膜，然后通 过光刻法图案化，进行湿蚀刻而形成电极。
[0105] 接着，在氧化物半导体层4A、源-漏电极5之上，通过CVD(Chemical Vapor Deposition)法成膜保护膜6。保护膜6例如可使用Si02和SiON、SiN。另外，可使用溉射 法来形成保护膜6。氧化物半导体层4A的表面由于CVD造成的等离子体损伤而容易导通化 (推测大致是因为在第一氧化物半导体表面生成的氧缺陷成为电子供体。），因此也可以在 保护膜6的成膜前进行N 20等离子体照射。N20等离子体的照射条件，例如采用下述文献所 述的条件即可。
[0106]J. Park 等，Appl. Phys. Lett.，1993,053505 (2008)
[0107] 接着，基于常规方法，经由接触孔7将透明导电膜与漏电极5电连接。透明导电膜 和漏电极的种类未特别限定，可以使用通常所用的部件。作为漏电极，可以使用例如前述的 源-漏电极中例示的漏电极。
[0108] 以下，边参照图4边对具有蚀刻阻挡层的ESL型TFT的制造方法的实施方式进行 说明。图4以及以下的制造方法示出本发明的优选实施方式的一例，但并非限定于此的意 思。例如，虽然图4中示出了底栅型结构的TFT，但并不限定于此，可以是在氧化物半导体层 之上依次具备栅极绝缘膜和栅电极的顶栅型的TFT。在顶栅型TFT中也是使第一氧化物半 导体层介于第二氧化物半导体层与蚀刻阻挡层之间即可。
[0109] 在图4中，在基板1上形成了栅电极2以及栅极绝缘膜3,在其上形成了第二氧化 物半导体层4。在第二氧化物半导体层4上形成了第一氧化物半导体层4A，进而在其上形 成了蚀刻阻挡层8、源-漏电极5,在其上形成了保护膜（绝缘膜）6,经由接触孔7将透明导 电膜（未图示）电连接于漏电极5。
[0110] 在基板1上形成栅电极2以及栅极绝缘膜3的方法没有特别限定，可采用通常使 用的方法。另外，栅电极2以及栅极绝缘膜3的种类也没有特别限定，可使用通常的种类。 例如，作为栅电极，可优选使用电阻率低的A1或Cu金属、耐热性高的Mo、Cr、Ti等高熔点金 属、或它们的合金。另外，作为栅极绝缘膜3,可代表性地例示出硅氮化膜（SiN)、硅氧化膜 (Si02)、硅氮氧化膜（SiON)等。其中，还可使用A120 3或Y203等氧化物、或它们的层叠物。
[0111] 接下来，形成氧化物半导体层（从基板侧依次形成第二氧化物半导体层4、第一氧 化物半导体层4A)。第二氧化物半导体层4也可以通过使用了 IZT0靶的DC溅射法或者RF 溅射法来成膜。同样地，第一氧化物半导体层4A也可以通过使用构成第一氧化物半导体层 4A的IGZT0靶的DC溅射法或RF溅射法来成膜。
[0112] 优选第二氧化物半导体层4、第一氧化物半导体层4A依次经真空一环连续成膜。 这时，若将第一氧化物半导体层控制为满足上述的组成，则在溅射速率提高的同时，湿蚀刻 特性也提_。
[0113] 对于氧化物半导体层经湿蚀刻后进行图案化。紧接图案化之后，为了改善氧化物 半导体层的膜质而优选进行热处理（预退火）。由此，晶体管特性的通态电流和场效应迁移 率上升，使晶体管性能提高。作为优选的预退火条件，例如，可列举温度：约250?400°C， 时间：约10分钟?1小时等。
[0114] 预退火之后，形成蚀刻阻挡层8。蚀刻阻挡层8通常使用5102等绝缘膜。若在不 形成蚀刻阻挡层8的情况下形成源-漏电极5,则在对源-漏电极5实施蚀刻时有可能使氧 化物半导体层受到损伤而使晶体管特性降低。蚀刻阻挡层8的种类没有特别限定，使用通 常的种类即可，例如与保护膜同样地，由Si0 2等形成即可。
[0115] 源-漏电极5的种类未特别限定，可以使用通用的。例如与栅电极同样，也可以使 用Mo、Al、Cu等金属或合金。电极的形成普遍使用的是溅射法。
[0116] 作为源_漏电极5的形成方法，例如可通过磁控管溅射法将金属薄膜成膜，然后通 过光刻法图案化，进行湿蚀刻而形成电极。
[0117] 接着，在氧化物半导体层4A、源-漏电极5之上，通过CVD(Chemical Vapor Deposition)法成膜保护膜6。保护膜6例如可使用Si02和SiON、SiN等。另外，也可以使 用溅射法形成保护膜6。
[0118] 接着，基于常规方法，经由接触孔7将透明导电膜与漏电极5电连接。透明导电膜 和漏电极5的种类未特别限定，可以使用通常所用的。作为漏电极，可以使用例如前述的 源-漏电极中例示的漏电极。
[0119] 实施例
[0120] 以下，列举实施例来对本发明更具体地进行说明，但是本发明根本不受下述实施 例的限制，自然也可在符合前后所述的主旨的范围内适当地进行改变，它们均包含在本发 明的技术范围中。
[0121] 实施例1(BCE型）
[0122] (应力耐受性的评价）
[0123] 制作具有氧化物半导体层的TFT (图1、3)，评价应力耐受性。
[0124] 首先，在玻璃基板1 (Corning公司制EAGLE XG、直径100mmX厚度0? 7mm)上依次 作为栅电极2而成膜100nm的Mo薄膜，以及作为栅极绝缘膜3而成膜Si02(200nm)。栅电 极2使用纯Mo的溅射靶，通过DC溅射法，以成膜温度：室温、成膜功率密度：300W、载气：Ar、 气压：2mT 〇rr、Ar气流量：2〇SCCm进行了成膜。另外，栅极绝缘膜3使用等离子体CVD法， 以载气：SiHjPN 20的混合气体、成膜功率：100W、成膜时的气压：133Pa、成膜温度：320°C进 行了成膜。
[0125] 其次，使用具有与氧化物半导体层的组成相对应的组成的氧化物溅射靶，通过下 述条件的溅射法，以规定的膜厚成膜表1所示的组成和结构的氧化物半导体层。
[0126] 具体来说，表1中，No. 1 (现有例）是图1的构成例，作为上述氧化物半导体层4， 将非晶121'0的氧化物半导体层（111:211:311(原子％比）=20:56.7:23.3、单层） 在栅极绝缘膜3之上成膜（第一氧化物半导体层4A不成膜）。
[0127] No. 2是图3的构成例，在栅极绝缘膜3上将第二氧化物半导体层4(IZT0:原子％ 比与No.l相同）成膜后，再将第一氧化物半导体层4A(In :Ga: Zn : Sn(原子％比）= 21. 1 : 16. 7 : 53. 3 : 8. 9)成膜。
[0128] 构成氧化物半导体层的第二氧化物半导体层4与第一氧化物半导体层4A的成膜 在途中对腔室不开放大气，而连续地进行了成膜。
[0129] 由此而得的氧化物半导体层中的金属元素的各含量通过XPS(X-ray PhotoelectronSpectroscopy)法进行了分析。第一氧化物半导体层、第二氧化物半导体层 的金属元素的含量与用于成膜的氧化物溅射靶中的金属元素的含量和组成比相同。
[0130] 第二氧化物半导体层4、第一氧化物半导体层4A的成膜均使用DC溅射法来成膜。 溅射所使用的装置为（株）ULVAC公司制造的"CS-200"，溅射条件如下所述。
[0131] 基板温度：室温
[0132]气压：lmTorr
[0133]氧分压：〇y(Ar+02) X 100 = 4%
[0134] 成膜功率密度：2. 55W/cm2
[0135] 如上述这样成膜氧化物半导体层后，通过光刻和湿蚀刻进行了图案化。作为湿蚀 刻液，使用了关东化学公司制造的" IT0-07N"。此时，在第一和第二氧化物半导体层之间不 存在因湿刻蚀速率差造成的显著的高度差，确认到作为TFT器件，氧化物半导体层恰当地 进行了湿蚀刻。
[0136] 使氧化物半导体层图案化后，为了使膜质提高而进行了预退火处理。预退火在大 气气氛中以350°C进行了 1小时。
[0137] 接着，使用纯Mo,通过剥离法形成源-漏电极5。具体来说，使用光刻胶进行图案 化之后，通过DC溅射法成膜Mo薄膜（膜厚为100nm)。源-漏电极用Mo薄膜的成膜条件与 上述栅电极相同。然后，通过光刻以及湿蚀刻形成了图案。湿蚀刻液使用了Nagasechemtex 公司制造的"AC101"。具体来说，使用混酸蚀刻液（AC101 :纯水=1 : 0. 75)，在将液温保 持在室温的同时可靠地进行图案化，并且为了防止源-漏电极的短路，进行相对于膜厚相 当于20%的过蚀刻。接下来，在丙酮液中使用超声音波洗涤器将多余的光致抗蚀剂除去，使 TFT的沟道长为10 ii m、沟道宽为25 ii m。
[0138] 如此形成源-漏电极5后，在其上形成保护氧化物半导体层的保护膜6。作为保 护膜6,使用了 Si02 (膜厚100nm)和SiN (膜厚150nm)的层叠膜（合计膜厚350nm)。上述 Si02和SiN的形成，使用Samco公司制造的"ro-220NL"，且使用等离子体CVD法进行。在 本实施例中，利用N20气进行等离子体处理后，依次形成Si0 2膜和SiN膜。在Si02膜的形 成中使用N20和SiH4的混合气体，在SiN膜的形成中使用SiH 4、N2、NH3的混合气体。在任意 一种情况下，成膜功率均为100W，成膜温度均为150°C。
[0139] 接着，通过光刻和干蚀刻，在保护膜6上形成用于晶体管特性评价用探测的接触 孔7。
[0140] 对于由此而得的各TFT，按以下方式对光照射和负偏压应力施加后的应力耐受性 进行了评价。
[0141] 在本实施例中，进行了一边对栅电极施加负偏压、一边照射光（白色光）的应力施 加试验。应力施加条件如下。作为光的波长，选择了接近氧化物半导体的带隙、晶体管特性 易发生变动的400nm左右。
[0142] 栅极电压：_2〇V
[0143] 基板温度：60°C [0144] 光应力
[0145]波长：400nm
[0146] 照度（照射到TFT的光的强度）：0? 1iiW/cm2
[0147] 光源：0PT0SUPPLY公司制造的LED(由ND滤光片调整光量）
[0148] 应力施加时间：2小时
[0149] 在本实施例中，将2小时的应力施加时的阈值电压的变动值作为阈值电压偏移量 A Vth，作为TFT特性中的应力耐受性的指标。在实施例1中，将A Vth (绝对值）为12. 25V 以下（No. 1的△ Vth以下的值）的情况设为合格（判定：〇）。
[0150] [表1]
[0151]

【权利要求】
1. 一种薄膜晶体管，其特征在于，在基板上至少依次具有栅电极、栅极绝缘膜、氧化物 半导体层、源-漏电极及保护所述源-漏电极的保护膜， 所述氧化物半导体层是具有由111、6&、211、511及0构成的第一氧化物半导体层和由111、 Zn、Sn及0构成的第二氧化物半导体层的层叠体， 所述第二氧化物半导体层形成于所述栅极绝缘膜之上，且 所述第一氧化物半导体层形成于所述第二氧化物半导体层与所述保护膜之间，并且 在所述第一氧化物半导体层中，各金属元素相对于除去氧的全部金属元素的含量以原 子％计为： In :25%以下且不含0%、 Ga :5%以上、 Zn :35?65%、以及 Sn :8 ?30%。
2. 根据权利要求1所述的薄膜晶体管，其中，在所述第一氧化物半导体层中，各金属元 素相对于除去氧的全部金属元素的含量以原子％计为： In :20%以下且不含0%、 Ga :15%以上且低于50%、 Zn :35?65%、以及 Sn :8 ?30%。
3. 根据权利要求1或2所述的薄膜晶体管，其中，所述第一氧化物半导体层相对于 源-漏电极用湿蚀刻液的蚀刻速率为所述源-漏电极的蚀刻速率的1/2以下。
4. 根据权利要求1或2所述的薄膜晶体管，其中，所述第二氧化物半导体层的厚度为 0. 5nm以上。
5. -种显示装置，其具备权利要求1或2所述的薄膜晶体管。
6. -种薄膜晶体管，其特征在于，在基板上至少依次具有栅电极、栅极绝缘膜、氧化物 半导体层、源-漏电极、蚀刻阻挡层及保护所述源-漏电极的保护膜， 所述氧化物半导体层是具有由111、6&、211、511及0构成的第一氧化物半导体层和由111、 Zn、Sn及0构成的第二氧化物半导体层的层叠体，并且 在所述第一氧化物半导体层中，各金属元素相对于除去氧的全部金属元素的含量以原 子％计为： In :25%以下且不含0%、 Ga :8. 0% 以上、 Zn :30. 0 ?65%、以及 Sn :5 ?30%。
7. 根据权利要求6所述的薄膜晶体管，其中，在所述第一氧化物半导体层中，各金属元 素相对于除去氧的全部金属元素的含量以原子％计为： In :20%以下且不含0%、 Ga :15%以上且低于50%、 Zn :35?65%、以及 Sn :8 ?30%。
8. 根据权利要求6或7所述的薄膜晶体管，其中，所述第二氧化物半导体层形成于所述 栅极绝缘膜之上，并且 所述第一氧化物半导体层形成于所述第二氧化物半导体层与所述蚀刻阻挡层之间。
9. 根据权利要求6或7所述的薄膜晶体管，其中，所述第二氧化物半导体层的厚度为 0. 5nm以上。
10. -种显示装置，其具备权利要求6或7所述的薄膜晶体管。
【文档编号】H01L21/336GK104335355SQ201380029493
【公开日】2015年2月4日 申请日期:2013年6月6日 优先权日:2012年6月6日
【发明者】后藤裕史, 三木绫, 岸智弥, 广濑研太, 森田晋也, 钉宫敏洋 申请人:株式会社神户制钢所