一种降低芯片正向工作电压的外延片生长方法
【专利摘要】本发明公开了一种降低芯片正向工作电压的外延片生长方法，属于半导体器件处理方法。本发明与现有外延片生长方法的最大区别在于，在生长多量子阱发光层时，减薄势垒层的厚度。主要采用三种处理方式中的一项或一项以上结合使用实现：1）减少势垒层的生长时间；2）在生长势垒层时降低Ⅲ族源的流量；3）在生长势垒层时加大Ⅴ族源的流量。本发明可降低在此外延片上制作的LED芯片的正向工作电压，降低能耗和光衰、延长其寿命，并改善其I-V特性，提高内量子效率；同时还可节省部分原材料，降低生成成本，对产业化起到很好的参考价值。
【专利说明】一种降低芯片正向工作电压的外延片生长方法
【技术领域】
[0001]本发明属于半导体器件或其部件的制造或处理领域。
【背景技术】
[0002]目前，高亮度蓝光发光二极管(LED)发展非常迅速，其电学性能如亮度、工作电压、抗静电能力等一直是人们关注和改善的指标，其中正向工作电压Vf是判定蓝光LED电学性能的一个重要参数。通常给出的蓝光LED的正向工作电压是在给定的正向电流下得到的，一般是在20mA的正向电流下测得。蓝光InGaN LED的正向工作电压约为3.0?3.5V。正向工作电压的大小主要取决于半导体材料的特性、芯片尺寸、以及器件与电极制作工艺。正向工作电压小，整个蓝光LED为低功率、低能耗、热能小、光衰低、寿命久，对使用者而言相对要安全。
【发明内容】
[0003]本发明所要解决的技术问题是提供一种降低芯片正向工作电压的外延片生长方法，该方法可降低在外延片上制作的LED芯片的正向工作电压，降低能耗和光衰、延长其寿命，并改善其ι-v特性,提高内量子效率；同时还可节省部分原材料，降低生成成本,对产业化起到很好的参考价值。
[0004]为解决上述技术问题，本发明所采取的技术方案是:一种降低芯片正向工作电压的外延片生长方法，包括如下步骤:外延衬底预烘烤、GaN缓冲层生长、U型GaN层生长、N型GaN层生长、多量子阱发光层优化生长、P型GaN层生长；所述多量子阱发光层优化生长包括减薄势垒层厚度的操作，该操作通过如下方式中的一项或一项以上结合使用实现:1)减少势垒层的生长时间；2)在生长势垒层时降低III族源的流量；3)在生长势垒层时加大V族源的流量。
[0005]单独使用时，I)中减少势垒层的生长时间的具体操作为:势垒层的生长时间的减少量为原生长时间的1/2-1/3。
[0006]单独使用时，2)中在生长势垒层时降低III族源的流量的具体操作为JII族源流量的减少量为原流量的1/4-1/5。
[0007]单独使用时，3)中加大V族源的流量的具体操作为:V族源流量的增加量为原流量的 1/8-1/11。
[0008]两种方式结合使用时各种方式的具体操作为:1)势垒层的生长时间的减少量为原生长时间的1/4-1/6 ;2)111族源流量的减少量为原流量的1/7-1/8 ;3)V族源流量的增加量为 1/13-1/15。
[0009]三种方式结合使用时各种方式的具体操作为:1)势垒层的生长时间的减少量为原生长时间的1/6-1/8 ;2) III族源的流量的减少量为1/10-1/12 ；3) V族源流量的增加量为1/16-1/20。
[0010]采用上述技术方案所产生的有益效果在于:本发明的方法在以GaN基外延片生长到发光层时对量子阱的势垒层厚度进行优化，减薄势垒层厚度，有利于共振遂穿效应的发生；势垒层厚度的减小，降低了在外延片上制作的LED芯片的工作电压，同时也降低了 LED芯片的能耗和光衰、并可延长其使用寿命，而且内量子效率得到一定的提高，在减薄势垒层的过程中，还可以减小芯片体材料对光子的吸收，使更多的光子能够从芯片内部溢出，提高芯片的稳定性及光特性；综上本发明通过对势垒厚度进行优化减薄，降低了 LED芯片的正向工作电压，既改善了 LED芯片的1-V特性又提高其内量子效率，而且可节省部分的原材料，降低了生成成本，对产业化有很好的参考价值。经多台MOCVD对利用本发明的方法制备的LED进行实验，实验结果为该方法可将现有相同结构的LED芯片的正向工作电压降低 0.1-0.2V。
【具体实施方式】
[0011]下面结合具体实施例对本发明作进一步详细的说明。
[0012]实施例1
一种降低芯片正向工作电压的外延片生长方法，包括如下步骤:外延衬底预烘烤、GaN缓冲层生长、U型GaN层生长、N型GaN层生长、多量子阱发光层优化生长、P型GaN层生长；所述多量子阱发光层优化生长，具体处理方式为:减少势垒层的生长时间，势垒层的生长时间的减少量为原生长时间的1/2-1/3，优选为1/2。现有势垒层的生长时间为20(T300s，现在优选的生长时间为10(Tl50s。
[0013]上述优化生长的主要目的是在外延片生长到发光层时对量子阱、垒厚度进行优化，减薄势垒，有利于共振遂穿效应的发生。由于垒厚的减小，缩短了载流子穿透量子阱结构的距离，使得载流子比较容易穿过势垒达到相应的区域，并且能量相近的复合发光的电子空穴对数增加，提高了电子空穴复合的几率，这不仅降低了 LED的工作电压，而且内量子效率得到一定的提高。在减薄垒的过程中，也可以减小芯片体材料对光子的吸收，使更多的光子能够从芯片内部溢出，提高芯片的稳定性及光特性。因此通过对势垒厚度进行优化减薄，既改善了 LED芯片的1-V特性又提高了其内量子效率，而且可节省部分的原材料，降低了成本，对产业化有很好的参考价值。
[0014]利用该方法生长的成品外延片其芯片正向工作电压可降低约0.15V。
[0015]实施例2
与实施例1不同的是，所述多量子阱发光层优化生长的具体处理方式为:在生长势垒层时降低III族源的流量，III族源流量的减少量为原流量的1/4-1/5优选1/5。现有势垒层选用的III族MO源流量为10(T200sccm，本方法优选的流量为10(Tl50sccm。
[0016]利用该方法生长的成品外延片其芯片正向电压可降低约0.15V。
[0017]实施例3
与实施例1不同的是，所述多量子阱发光层优化生长的具体处理方式为:加大V族源的流量，V族源流量的增加量为原流量的1/8-1/11，优选为1/10。
[0018]现有V族NH3源的流量为3000(T40000SCCm，本方法优选的流量为30000?35000sccmo
[0019]利用该方法生长的成品外延片其芯片正向电压可降低约0.2V。
[0020]实施例4 与实施例1不同的是，所述多量子阱发光层优化生长的具体处理方式为采用两种方式结合实现:减少势垒层的生长时间，同时在生长势垒层时降低III族源的流量。势垒层的生长时间的减少量为原生长时间的1/4-1/6，优选为1/5，III族MO源流量的减少量为原流量的1/7-1/8，优选 1/8。
[0021]两种方式配合使用的时候，每种方式的选取原则不能按照单独使用时的原则，可按照实际需要自行选择。
[0022]利用该方法生长的成品外延片其芯片正向电压可降低约0.12V。
[0023]实施例5
与实施例1不同的是，所述多量子阱发光层优化生长的具体处理方式为采用两种方式结合实现:减少势垒层的生长时间，同时加大V族源的流量。势垒层的生长时间的减少量为原生长时间的1/4-1/6，优选为1/5 ; V族順3源的流量的增加量为1/13-1/15，优选为1/15。
[0024]两种方式配合使用的时候，每种方式的选取原则不能按照单独使用时的原则，可按照实际需要自行选择。
[0025]利用该方法生长的成品外延片其芯片正向电压可降低约0.1-0.2V。
[0026]实施例6
与实施例1不同的是，所述多量子阱发光层优化生长的具体处理方式为采用两种方式结合实现:在生长势垒层时降低III族源的流量，同时加大V族源的流量。III族MO源流量的减少量为原流量的1/7-1/8，优选1/8。V族NH3源流量的增加量为原流量的1/13-1/15，优选为1/15。
[0027]两种方式配合使用的时候，每种方式的选取原则不能按照单独使用时的原则，可按照实际需要自行选择。
[0028]利用该方法生长的成品外延片其芯片正向电压可降低约0.15V。
[0029]实施例7
与实施例1不同的是，所述多量子阱发光层优化生长的具体处理方式为采用三种方式结合实现:减少势垒层的生长时间，同时在生长势垒层时降低III族源的流量，并且加大V族源的流量。势垒层的生长时间的减少量为原生长时间的1/6-1/8，优选为1/7 JII族Mo源的流量的减少量约为1/10-1/12，优选1/11。V族NH3源的流量的增加量为1/16-1/20，优选为 1/20。
[0030]利用该方法生长的成品外延片其芯片正向电压可降低约0.1-0.2V。
[0031]三种方式配合使用的时候，每种方式的选取原则不能按照单独使用时的原则，可按照实际需要自行选择。
[0032]通过上述实施例可知，三种优化生长方式，可以择一使用，也可以选其中的两种同时配合使用，还可以三种方式同时使用，只要配合得当，即可得到很好的技术效果。本发明优选为一种方式独立使用，将势垒层的厚度减薄至要求厚度。当然也可以三种方式配合使用，合理调整参数，达到预期效果。
[0033]本发明主要创造性之处在于:在GaN基外延片生长到发光层时，对量子阱的势垒层厚度进行优化生长，主要是减薄势垒层厚度。势垒层的厚度减薄后，有利于共振遂穿效应的发生，且势垒层厚度的减薄降低了在此外延片上制作的LED芯片的工作电压，同时也降低了 LED芯片的能耗和光衰、并可延长其使用寿命，而且LED芯片内量子效率得到一定的提闻ο
[0034]利用本发明减薄势垒层的过程中，还可以减小芯片体材料对光子的吸收，使更多的光子能够从芯片内部溢出，提高芯片的稳定性及光特性。
[0035]综上，本发明通过对势垒厚度进行优化减薄，降低了在此外延片上制作的LED芯片的正向工作电压，既改善了 LED芯片的1-V特性又提高其内量子效率，而且可节省部分的原材料，降低了生成成本，对产业化有很好的参考价值。
[0036]经多台MOCVD对利用本发明的方法制备的LED芯片进行实验，实验结果为该方法可将现有相同结构的LED芯片的正向工作电压降低0.1-0.2V。与现有的正向工作电压相t匕，降低了约3%-6%。
【权利要求】
1.一种降低芯片正向工作电压的外延片生长方法，其特征在于包括如下步骤:外延衬底预烘烤、GaN缓冲层生长、U型GaN层生长、N型GaN层生长、多量子阱发光层优化生长、P型GaN层生长；所述多量子阱发光层优化生长包括减薄势垒层厚度的操作，该操作通过如下方式中的一项或一项以上结合使用实现:1)减少势垒层的生长时间；2)在生长势垒层时降低III族源的流量；3)在生长势垒层时加大V族源的流量。
2.根据权利要求1所述的一种降低芯片正向工作电压的外延片生长方法，其特征在于单独使用时，1)中减少势垒层的生长时间的具体操作为:势垒层的生长时间的减少量为原生长时间的1/2-1/3。
3.根据权利要求1所述的一种降低芯片正向工作电压的外延片生长方法，其特征在于单独使用时，2)中在生长势垒层时降低III族源的流量的具体操作为:111族源流量的减少量为原流量的1/4-1/5。
4.根据权利要求1所述的一种降低芯片正向工作电压的外延片生长方法，其特征在于单独使用时，3)中加大V族源的流量的具体操作为:V族源流量的增加量为原流量的1/8-1/11。
5.根据权利要求1所述的一种降低芯片正向工作电压的外延片生长方法，其特征在于两种方式结合使用时各种方式的具体操作为:1)势垒层的生长时间的减少量为原生长时间的1/4-1/6 ;2) III族源流量的减少量为原流量的1/7-1/8 ；3) V族源流量的增加量为1/13-1/15。
6.根据权利要求1所述的一种降低芯片正向工作电压的外延片生长方法，其特征在于三种方式结合使用时各种方式的具体操作为:1)势垒层的生长时间的减少量为原生长时间的1/6-1/8 ;2)111族源的流量的减少量为1/10-1/12 ;3)V族源流量的增加量为1/16-1/20。
【文档编号】H01L33/00GK103904173SQ201410110159
【公开日】2014年7月2日 申请日期:2014年3月24日 优先权日:2014年3月24日
【发明者】周晓龙, 白欣娇, 王波, 潘鹏, 王爱民 申请人:同辉电子科技股份有限公司