LED芯片及其制作方法与流程

本发明涉及LED制造技术领域，具体涉及一种LED芯片及其制作方法。

背景技术：

发光二极管(Light Emitting Diode,LED)是一种半导体固态发光器件，其利用半导体PN结电致发光原理制成。LED器件具有开启电压低、体积小、响应快、稳定性好、寿命长、无污染等良好光电性能，因此在室外室内照明、背光、显示、交通指示等领域具有越来越广泛的应用。

一般来说LED芯片结构分为水平结构(正装芯片)、垂直结构(垂直结构芯片)和倒装结构(倒装芯片)三种类型；其中，倒装结构LED芯片中的P、N电极均位于发光区同一侧，芯LED片中的量子阱层所发出的光主要通过透明的蓝宝石层逸出，这样的LED芯片的发光效率更高。

但是，现有技术中的倒装结构的LED芯片为了提升芯片的发光效率，采用了具有较高光反射率的材料形成电极层。但是这可能对LED芯片的其他性能造成影响，例如，导致LED芯片的使用电压升高。

因此，如何在尽量不影响LED芯片其他性能的前提下尽量提升LED芯片的发光效率，成为本领域技术人员亟待解决的技术问题之一。

技术实现要素：

本发明解决的问题是提供一种LED芯片及其制作方法，以在尽量不影响LED芯片其他性能的前提下尽量提升LED芯片的发光效率。

为解决上述问题，本发明提供一种LED芯片的制作方法，包括：

提供衬底；

在所述衬底上依次形成N型半导体层、有源层和P型半导体层；

在所述P型半导体层和有源层中形成露出部分N型半导体层的开口；

在所述P型半导体层上以及开口底部形成功函数大于所述P型半导体层以 及N型半导体层的透明导电层，其中位于所述P型半导体层上的透明导电层为第一透明导电层，位于所述开口中露出的N型半导体层上的透明导电层为第二透明导电层，所述第一透明导电层和第二透明导电层之间不接触；

在所述第一透明导电层以及第二透明导电层的表面和侧壁形成含银的金属反射层，所述含银的金属反射层的功函数大于所述透明导电层的功函数，其中，位于所述第一透明导电层上的金属反射层作为所述LED芯片的P电极，位于所述第二透明导电层上的金属反射层作为所述LED芯片的N电极，所述P电极和N电极之间不接触。

可选的，在P型半导体层和有源层中形成开口的步骤包括：

采用等离子刻蚀的方式去除部分P型半导体层材料以及有源层材料，以形成所述开口。

可选的，形成透明导电层的步骤包括：

使靠近所述开口的P型半导体层从所述第一透明导电层露出，并使所述第二透明导电层覆盖所述开口的部分底面，所述第二透明导电层与所述开口的侧壁之间具有第一间隙；

在第二透明导电层的表面和侧壁形成金属反射层的步骤包括：使金属反射层形成于所述第二透明导电层表面和侧壁，且所述金属反射层的侧壁与所述开口的侧壁之间具有第二间隙。

可选的，形成氧化铟锡或者氧化锌材料的透明导电层。

可选的，形成透明导电层的步骤包括：采用磁控溅射沉积或者反应等离子沉积的方式形成所述透明导电层。

可选的，形成金属反射层的步骤包括：形成单层或者叠层结构的金属反射层。

可选的，形成金属反射层的步骤包括：在所述透明导电层上依次形成银层以及钛化钨层，所述银层以及钛化钨层共同构成所述叠层结构的金属反射层；

或者，在所述透明导电层上依次形成银层、钛化钨层以及铂层，所述银 层、钛化钨层以及铂层共同构成所述叠层结构的反射层。

可选的，形成金属反射层的步骤之后，形成N电极或P电极的步骤之前，所述制作方法还包括：

在所述金属反射层表面形成导电保护层。

可选的，所述导电保护层的材料为钛化钨，或者，为铬、铂、钛、铜、镍中一种或多种的组合。

可选的，形成导电保护层的步骤包括：形成单层或者叠层结构的导电保护层。

可选的，形成导电保护层的步骤包括：形成叠层结构的导电保护层，并使所述叠层结构的导电保护层的表面为镍层。

可选的，形成导电保护层的步骤包括：采用磁控溅射沉积或者化学气相沉积的方式形成所述导电保护层。

此外，本发明还提供一种LED芯片，包括：

衬底；

位于所述衬底上的N型半导体层；

位于所述N型半导体层上的有源层；

位于所述有源层上的P型半导体层，所述P型半导体层和有源层中具有露出N型半导体层的开口；

透明导电层，包括位于P型半导体层上的第一透明导电层以及位于所述开口底部的第二透明导电层，所述第一透明导电层和第二透明导电层之间不接触；所述透明导电层的功函数大于所述P型半导体层以及N型半导体层的透明导电层的功函数；

含银的金属反射层，其位于第一透明导电层以及第二透明导电层表面以及侧壁，其中位于所述第一透明导电层上的金属反射层为P电极，位于所述第二透明导电层上的金属反射层为N电极，所述P电极和N电极之间不接触；所述金属反射层的功函数大于所述透明导电层的功函数。

可选的，所述透明导电层的材料为氧化铟锡或者氧化锌。

可选的，所述金属反射层为单层或者叠层结构。

可选的，所述金属反射层包括位于所述透明导电层上的银层以及位于所述银层上的钛化钨层；

或者，所述金属反射层包括依次位于所述透明导电层上的银层、位于所述银层上的钛化钨层以及位于所述钛化钨层上的铂层。

可选的，所述LED芯片还包括：

位于所述金属反射层表面的导电保护层。

可选的，所述导电保护层为单层或者叠层结构。

可选的，所述导电保护层的表面为镍层。

与现有技术相比，本发明的技术方案具有以下优点：

在所述衬底上依次形成N型半导体层、有源层和P型半导体层之后，形成露出N型半导体层的开口；在这之后，在所述P型半导体层上以及开口中形成透明导电层，其中位于所述P型半导体层上的透明导电层为第一透明导电层，位于所述开口中露出的N型半导体层上的透明导电层为第二透明导电层；在所述第一透明导电层以及第二透明导电层的表面和侧壁形成含银的金属反射层，其中位于所述第一透明导电层上的金属反射层作为所述LED芯片的P电极，位于所述第二透明导电层上的金属反射层作为所述LED芯片的N电极。本发明的N电极和P电极可以在同一工艺步骤中形成，相对于分别形成两种类型电极的现有技术来说，简化了工艺步骤；此外，由于P电极与P型半导体层之间、N电极与N型半导体层之间隔有透明导电层，且所述透明导电层的功函数大于所述P型半导体层以及N型半导体层且小于所述金属反射层，也就是说，所述透明导电层的功函数介于所述P、N型半导体层与金属反射层之间，这样有利于降低P、N型半导体层与金属反射层之间的势垒高度，进而有利于减小P、N型半导体层与金属反射层之间的欧姆接触，这有利于改善LED芯片的工作性能，例如，减小LED芯片的工作电压。此外，所述透明导电层一般具有相对较小的电阻大小，进而可以帮助LED芯片工作时的电流在透明导电层上扩散 开来，达到电流扩展的目的，防止电流拥堵现象的发生，增加量子效率，这有利于提升LED芯片的工作性能。此外，由于透明导电层具有导电性，因而不会影响到P电极与P型半导体层之间、N电极与N型半导体层之间的电连接；且透明导电层具有透光性。因而可以使芯片产生的光透过所述透明导电层直至金属反射层，然后经金属反射层反射后从衬底透出，进而有利于增加LED芯片的发光效率。

附图说明

图1至图11是本发明LED芯片的制作方法一实施例中各个步骤的结构示意图。

具体实施方式

现有技术中为了增加倒装结构的LED芯片的效率，采用了一些反射率较高的材料作为LED芯片的电极。但是改变LED芯片的电极材料会导致LED芯片的其他性能受到影响，例如，导致LED芯片内部的材料层之间的接触电阻增加，进而导致LED芯片整体的工作电压升高。为此，现有技术中一般仅在一种类型的电极(例如，仅在P电极)上采用上述的反射率较高的材料，另一种类型的电极则还是选择普通材料。但是这样不利于增加电极反射率，进而不利于增加LED芯片的效率；另外，这种方式需要分别形成两种类型的电极，也增加了生产制造的难度和繁琐程度。

为此，本发明提供一种LED芯片及其制作方法，其中LED芯片的制作方法包括以下步骤：

提供衬底；在所述衬底上依次形成N型半导体层、有源层和P型半导体层；在所述P型半导体层和有源层中形成露出部分N型半导体层的开口；在所述P型半导体层上以及开口中形成功函数大于所述P型半导体层以及N型半导体层的透明导电层，其中位于所述P型半导体层上的透明导电层为第一透明导电层，位于所述开口中露出的N型半导体层上的透明导电层为第二透明导电层，所述第一透明导电层和第二透明导电层之间不接触；在所述第一透明导电层以及第二透明导电层的表面和侧壁形成功函数大于所述透明导电层的含银的金属反射层，其中，位于所述第一透明导电层上的金属反射层作 为所述LED芯片的P电极，位于所述第二透明导电层上的金属反射层作为所述LED芯片的N电极，所述P电极和N电极之间不接触。

通过上述步骤，在形成LED芯片的P电极和N电极之前，在P型半导体层和N型半导体层上形成透明导电层(第一透明导电层和第二透明导电层)，这样后续形成的P电极和N电极便形成于第一透明导电层和第二透明导电层上。本发明的N电极和P电极可以在同一工艺步骤中形成，简化了工艺步骤；所述透明导电层的功函数介于所述P、N型半导体层与金属反射层之间，这样有利于降低P、N型半导体层与金属反射层之间的势垒高度，进而有利于减小P、N型半导体层与金属反射层之间的欧姆接触，这可以改善LED芯片的工作性能，例如，减小LED芯片的工作电压。此外，所述透明导电层一般具有相对较小的电阻大小，进而帮助LED芯片工作时的电流在透明导电层上扩散开来，达到电流扩展的目的，防止电流拥堵现象的发生，增加量子效率，这有利于提升LED芯片的工作性能。此外，透明导电层不会影响到P电极与P型半导体层之间、N电极与N型半导体层之间的电连接，且可以使芯片产生的光透过所述透明导电层直至金属反射层，然后经金属反射层反射后从衬底透出，进而利于增加LED芯片的发光效率。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图1至图11，为本发明LED芯片的制作方法各个步骤的结构示意图。

首先请参考图1，提供衬底100；本实施例中的衬底100为蓝宝石(Al₂O₃)衬底。但是本发明对所述衬底100的材料并不限定，其材料也可以是例如尖晶石(MgAl₂O₄)、SiC、ZnS、ZnO或GaAs等其他衬底。

在所述衬底100上依次形成N型半导体层、有源层和P型半导体层。具体的，在本实施例中，所述N型半导体层为N型氮化镓层110，所述有源层为多量子阱层120(MQW)，所述P型半导体层为P型氮化镓层130。所述N型氮化镓层110、多量子阱层120和P型氮化镓层130可以通过外延工艺依次形成于所述衬底100上，且所述N型氮化镓层110、多量子阱层120和P型 氮化镓层130可能为单层或者多层结构。

例如，所述P型氮化镓层130可以是由依次形成于多量子阱层120上的掺Mg的In-GaN、掺Mg的P-GaN以及掺Mg的Al-GaN构成，所述多量子阱层120可以是由InGaN层和GaN层交替堆叠构成的量子阱结构，所述N型氮化镓层110可以是由掺Si的GaN层构成。

但是需要说明的是，所述N型氮化镓层110、多量子阱层120和P型氮化镓层130的材料和结构仅仅是一个示例，本发明对此不作任何限定。

请继续参考图2，在所述P型氮化镓层130和多量子阱层120中形成露出部分N型氮化镓层110的开口131，进而形成制作LED芯片的Mesa台面。形成Mesa台面为本领域常见技术，因此本发明对此步骤不作限定。

在本实施例中，可以采用等离子刻蚀的方式去除部分P型氮化镓层材料以及多量子阱层材料，以形成所述开口131。这种刻蚀方式的各向异性较强，形成的开口131边缘较为整齐，因而开口的尺寸更加容易控制。

具体的可以采用三氯化硼气体和氯气作为等离子刻蚀气体，氩气作为刻蚀气体的载气。

但是需要说明的是，采用干法刻蚀以及干法刻蚀所采用的刻蚀气体只是本发明的一个示例，本发明对如何形成所述开口131不作限定，其他刻蚀方式例如湿法刻蚀等同样可以用于形成所述开口131。

在这之后，请参考图3，在所述P型氮化镓层130上以及开口131中形成功函数大于所述P型氮化镓层130以及N型氮化镓层110的透明导电层140，其中，位于所述P型氮化镓层130上的透明导电层为第一透明导电层140a，位于所述开口131中露出的N型氮化镓层110上的透明导电层为第二透明导电层140b。

本发明旨在使形成的透明导电层140的功函数大于P型氮化镓层130以及N型氮化镓层110，并小于后续形成的金属反射层，也就是说，使所述透明导电层140的功函数介于所述P、N型氮化镓层130、110与金属反射层之间，这样有利于降低N型氮化镓层110、P型氮化镓层130与金属反射层之间的势垒高度，进而有利于减小N型氮化镓层110、P型氮化镓层130与金属反 射层之间的欧姆接触，这可以改善LED芯片的工作性能，例如，减小LED芯片的工作电压。

此外，所述透明导电层140一般具有相对较小的电阻大小，进而帮助LED芯片工作时的电流在透明导电层140上扩散开来，这样有利于达到电流扩展的目的，进而防止电流拥堵现象的发生，增加量子效率，这进一步有利于提升LED芯片的工作性能。

此外，透明导电层140不会影响到P电极与P型氮化镓层130之间、N电极与N型氮化镓层110之间的电连接，且可以使芯片产生的光透过所述透明导电层140直至金属反射层，然后经金属反射层反射后从衬底100透出，进而利于增加LED芯片的发光效率。

所述第一透明导电层140a和第二透明导电层140b之间不接触，以防止后续形成N电极和P电极后发生短路。

具体的，在本实施例中，可以先在P型氮化镓层130上形成带有图案的掩模版来控制形成的透明导电层140的图案，掩模版的图案将需要形成所述透明导电层140的部分露出，这样不需要形成所述透明导电层140的部分被掩模版遮盖。

具体的，在本实施例中，可以使位于所述P型氮化镓层130表面的第一透明导电层140a的面积略小于P型氮化镓层130的面积，进而使位于开口131周围的部分P型氮化镓层130露出。同时，使第二透明导电层140b仅覆盖所述开口131的部分底面而不接触开口131的侧壁，也就是说，所述第二透明导电层140b之间具有第一间隙1401，这样第一、第二透明导电层140a、140b之间相互不接触。

在本实施例中，可以形成氧化铟锡(ITO)材料的透明导电层140，这种材料的透明导电层140具有较高的透光率，也就是说，其可见光波段内透过率比较高，因此可以基本不挡量子阱发出的光，降低光的损失。

并且，本实施例中的P型氮化镓层130中包含掺Mg的In-GaN层，也就是说，氧化铟锡材料的透明导电层140与所述P型氮化镓层130均具有In组分，因此进一步有利于氧化铟锡的透明导电层140与所述P型氮化镓层130 之间相互渗透，这样有利于降低透明导电层140的电阻率，进而进一步帮助LED芯片工作时的电流在透明导电层140上扩散开来，达到电流扩展的目的，防止电流拥堵现象的发生，增加量子效率，这进一步有利于提升LED芯片的工作性能。

此外，氧化铟锡材料的功函数大小一般介于所述P、N型氮化镓层130、110与后续形成的金属反射层之间，应此能够达到上述的降低P、N型氮化镓层130、110与金属反射层之间的势垒高度的目的。

但是需要说明的是，本领域技术人员应当了解透明导电层140具体的功函数大小可以通过调整其形成时的工艺参数进行调整，本发明旨在使形成的透明导电层140的功函数介于N型氮化镓层110与后续形成的金属反射层之间(或者P型氮化镓层130与后续形成的金属反射层之间)，所以其具体功函数大小应当根据实际情况进行调整，本发明对此不作限定。

但是本发明对是否必须形成氧化铟锡材料的透明导电层140不作限定，在本发明的其他实施例中，还可以采用其他透明且具有导电性的材料，例如氧化锌，氧化锌和氧化铟锡具有相似的功函数，同样有利于降低N型氮化镓层110、P型氮化镓层130与金属反射层之间的势垒高度，减小N型氮化镓层110、P型氮化镓层130与金属反射层之间的欧姆接触，进而改善LED芯片的工作性能，降低LED芯片的工作电压。

在本实施中，可以形成厚度范围在50～3000埃之内的透明导电层140。在此厚度范围内的透明导电层140不至于过薄而降低导电能力(也就是导致电阻变大)，又不至于过厚了人导致对光的吸收过多，导致透光率降低。

在本实施例中，可以采用磁控溅射沉积(Sputter)的方式形成所述透明导电层140，这种方式形成的透明导电层140具有较好的保形覆盖能力，也就是说能够较好的覆盖于开口131的内壁。但是本发明对其形成方式不作限定，其他形成工艺例如反应等离子沉积(Reactive Plasma Deposition，RPD)等其他方式同样可以用于形成所述透明导电层140。

请参考图4，在所述第一透明导电层140a以及第二透明导电层140b的表面和侧壁形成功函数大于所述透明导电层140的含银的金属反射层150，其中， 位于所述第一透明导电层140a上的金属反射层150作为所述LED芯片的P电极150a，位于所述第二透明导电层140b上的金属反射层150作为所述LED芯片的N电极150b。

具体的，由于本实施例中的所述第二透明导电层140b之间具有第一间隙1401，所以在本实施例中，对应于第二透明导电层140b的金属反射层150(也就是N电极150b)形成于所述第二透明导电层140b表面和侧壁，且所述金属反射层150的侧壁与所述开口131的侧壁之间具有第二间隙1402。形成有所述第二间隙1402有利于尽量使N电极150b与P电极150a隔开，进而有利于降低漏电风险。

所述P电极150a和N电极150b之间不接触，以防止P电极150a和N电极150b之间短路。

如前文所述，所述金属反射层150与P、N型氮化镓层130、110之间隔有第一透明导电层140a以及第二透明导电层140b，因此金属反射层150与P、N型氮化镓层130、110之间的功函数差值能够得到减小，这样金属反射层150与P、N型氮化镓层130、110之间的欧姆接触电阻较小，有利于降低LED芯片的工作电压。

此外，所述含银的金属反射层150具有较高的光反射率，这样由多量子阱层120发出的光线能够更多的被反射至衬底100并从衬底100透出，这样进一步有利于增加LED芯片的发光效率。

使所述金属反射层150形成在所述第一透明导电层140a以及第二透明导电层140b的表面和侧壁，有利于比较全面的反射透过所述透明导电层140的光线。

具体的，可以形成单层或者叠层结构的金属反射层150。

在本实施例中，可以形成叠层结构的金属反射层150，例如，可以在所述透明导电层140上依次形成银层以及钛化钨层，所述银层以及钛化钨层共同构成所述叠层结构的金属反射层150。

具体的，可以使银层的厚度在750～3000埃的范围内，钛化钨的厚度在100～1000埃的范围内。在此厚度范围内能够使形成的金属反射层150不至于 过薄而导致反射率降低，同时也不至于导致金属反射层150过厚而影响整个LED芯片的结构。但是本领域技术人员应当了解，此数值范围仅是一个示例，在实际操作过程中，这些构成金属反射层150的各个材料层的厚度应当根据实际情况进行调整。

此外，本发明对所述叠层结构的金属反射层150是否必须是银层以及钛化钨层不作限定，在本发明的其他实施例中，还可以在所述透明导电层140上依次形成银层、钛化钨层以及铂层，所述银层、钛化钨层以及铂层共同构成所述叠层结构的反射层。其中，所述银层的厚度在750～3000埃的范围内，钛化钨的厚度在100～1000埃的范围内，铂层的厚度可以在100～1000埃的范围内。同样的，上述的厚度参数也仅仅是一个示例，本发明对金属反射层150的厚度，以及叠层结构的金属反射层150中各个材料层的厚度不作任何限定。

请参考图5，在本实施例中，在形成所述金属反射层150的步骤之后，还包括以下步骤：

在所述金属反射层150表面形成导电保护层160。所述导电保护层160用于对形成的金属反射层150进行保护。后续制作LED芯片的引线的步骤中，引线将形成于所述导电保护层160表面。由于导电保护层160具有导电性，因此不会影响引线与N、P电极150b、150a之间的电连接。

具体的，本实施例中的导电保护层160形成于所述P电极150a的表面以及侧壁，并形成于N电极150b的表面。其中，为了避免形成在P电极150a上的导电保护层160与形成于N电极150b上的导电保护层160之间桥接，在本实施例中，形成于所述N电极150b表面的导电保护层160与开口131的侧壁之间具有第三间隙1403。

在本实施例中，所述导电保护层160为叠层结构，具体来说，叠层结构的导电保护层160的材料可以是铬、铂、钛、金、镍中一种或多种的组合。

例如，可以依次形成铬层、铂层、钛层、金层和镍层以构成所述导电保护层160，其中，铂层和钛层化学性质比较稳定，主要起到保护P电极150a、N电极150b的作用；铬层主要起到粘附作用，也就是说用于增加P电极150a、 N电极150b与导电保护层160之间的粘附性；金层和镍层起到保护导电保护层160中其他材料层的作用。

在本实施例中，所述铬层的厚度在20～500埃的范围内，所述铂层的厚度在200～1000埃的范围内；所述钛层的厚度在200～1000埃的范围内；所述金层的厚度在2000～5000埃的范围内，所述镍层的厚度在200～2000埃的范围内。这些材料层在各自的厚度参数范围内有利于在足够起到保护作用的同时不至于过厚而影响LED芯片体积。

在本实施例中，在形成叠层结构的导电保护层160时，可以最后形成镍层，也就是说，在整个叠层结构的导电保护层160中，镍层位于最表层。这样的好处在于，镍的材料性质较为稳定，不容易被腐蚀，采用镍作为叠层结构的导电保护层160的表层有利于使导电保护层160不容易在后续的其他步骤受到影响。

但是本发明对所述导电保护层160是否必须为多层结构不作限定，在本发明的其他实施例中，还可以是单层结构，具体的，所述导电保护层160的材料可以是厚度范围在200～5000埃的范围内的钛化钨。基于同样的理由，在此厚度范围内有利于在足够起到保护作用的同时不至于过厚而影响LED芯片体积。

此外，在本实施例中，可以采用磁控溅射沉积或者化学气相沉积的方式形成所述导电保护层160。但是本发明对如何形成所述导电保护层160不作限定。

请继续参考图6，在本实施例中，在形成所述导电保护层160的步骤之后，还包括以下步骤：

在所述导电保护层160上形成起绝缘保护作用的绝缘介质层170。

在本实施例中，所述绝缘介质层170可以采用SiO2、SiN或者SiON材料的绝缘介质层170。这些材料比较是容易生产过程中比较获得的绝缘介质材料。

在本实施例中，可以采用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition,PECVD)的方式形成所述绝缘介质层170。这种方 式比较容易控制，且具有较好的覆盖性。但是本发明对如何形成所述绝缘介质层170并不作限定。

在本实施例中，可以形成厚度范围在5000～20000埃的绝缘介质层170，在此厚度范围内的绝缘介质层170不至于过薄而难以起到绝缘介质效果，又不至于过厚而影响整个LED芯片的体积。但是上述的厚度范围仅仅是一个实施例，本发明对此并不作任何限定。

在这之后，刻蚀所述绝缘介质层170以形成露出部分导电保护层160的孔171、172，其中孔171的位置对应于P电极150a，孔172的位置对应于开口131中的N电极150b，在后续步骤中将在所述孔171、172中形成金属引线。

在本实施例中，可以采用BOE刻蚀工艺(buffer oxide etch)形成露出部分导电保护层160孔171、172。如前文所述，由于所述部分导电保护层160表面为镍层，因此导电保护层160不容易受到本步骤的BOE刻蚀的影响。

请继续参考图7并结合参考图8，图8为图7所示结构的俯视图。在所述绝缘介质层170上以及孔171、172中形成金属层180，其中，所述金属层180位于孔171、172中的部分为金属导电柱181、182(图7中仅示出了金属层180位于171、172中的部分)，金属层180位于所述绝缘介质层170表面的部分包括图案183、184(请参考图8)，其中，图案183对应于金属导电柱181，用于通过所述金属导电柱181将P电极引出；同理，所述图案184对应于金属导电柱182，用于通过上述金属导电柱182将所述N电极150引出。

但是需要说明的是，图8中的金属层180图案仅仅是一个示例，本发明对所述金属层180形成何种样式的图案不作任何限定。

如前文所述，导电保护层160和金属反射层150均具有导电性，因此即使金属层180并没有直接接触N、P电极150b、150a，也不会影响引线与N、P电极150b、150a之间的电连接。

在本实施例中，可以形成铬、铝、钛、铂、金、镍中一种或多种的组合的金属层180。其中，铬的厚度在20～50埃的范围内，铝的厚度在750～3000埃的范围内，钛的厚度在200～1000埃的范围内，铂的厚度在200～1000埃 的范围内；金的厚度在2000～5000埃的范围内；镍的厚度在200～1000埃的范围内。

在这之后，请参考图9，在所述绝缘介质层170以及金属层180上形成钝化层190，钝化层190用于将170表面的金属层180的图案183、184绝缘隔离。

在本实施例中，所述钝化层190可以采用SiO₂、SiN或者SiON作为材料。

在本实施例中，可以形成厚度范围在5000～20000埃的钝化层190，但是上述的厚度范围仅仅是一个实施例，本发明对此并不作任何限定。

在这之后，继续参考图10，刻蚀所述钝化层190以露出金属导电柱181、182，以便于后续将分别与金属导电柱181、182连接的P电极150a、N电极150b引出。

请结合参考图11，形成分别对应于所述金属导电柱181、182的引出电极210、220，由于所述金属导电柱181与所述P电极150a电连接，因此所述引出电极210用于将P电极150a的引出以便后续的封装等步骤进行；同理，金属导电柱182与N电极150b电连接，因此用于作为引出电极220用于将N电极150b引出。

所述引出电极210、220之间应具有间距以防止发生短路，在本实施例中，所述间距大小d应不小于100微米。

在本实施例中，可以采用铬、铝、钛、铂、金或者锡中的一种或多种作为所述引出电极210、220的材料。

具体的，在本实施例中，可以使铬的厚度在20～50埃的范围内，铝的厚度在750～3000埃的范围内，钛的厚度在200～1000埃的范围内，铂的厚度在200～1000埃的范围内；金的厚度在2000～5000埃的范围内；锡的厚度在200～1000埃的范围内。

此外，请参考图11，本发明还提供一种LED芯片，其特征在于，包括：

衬底100；本实施例中的衬底100为蓝宝石(Al₂O₃)衬底。但是本发明对所述衬底100的材料并不限定，其材料也可以是例如尖晶石(MgAl₂O₄)、 SiC、ZnS、ZnO或GaAs等其他衬底。

位于所述衬底100上的形成N型氮化镓层110；

位于所述N型氮化镓层110上的多量子阱层120；

位于所述多量子阱层120上的P型氮化镓层130，在本实施例中，所述P型氮化镓层130可以是由依次形成于多量子阱层120上的掺Mg的In-GaN、掺Mg的P-GaN以及掺Mg的Al-GaN构成，所述多量子阱层120可以是由InGaN层和GaN层交替堆叠构成的量子阱结构，所述N型氮化镓层110可以是由掺Si的GaN层构成。

所述P型氮化镓层130和多量子阱层120中形成有露出N型氮化镓层110的开口131；所述开口131用于形成制作LED芯片的Mesa台面；

透明导电层140，包括位于P型氮化镓层130上的第一透明导电层140a以及位于所述开口131中的第二透明导电层140b，所述第一透明导电层140a和第二透明导电层140b之间不接触；所述透明导电层140的功函数大于所述P型氮化镓层130以及N型氮化镓层110的透明导电层的功函数。

所述透明导电层140的功函数大于P型氮化镓层130以及N型氮化镓层110，并小于所述金属反射层150，也就是说，所述透明导电层140的功函数介于所述P、N型氮化镓层130、110与金属反射层150之间，这样有利于降低N型氮化镓层110、P型氮化镓层与金属反射层150之间的势垒高度，进而有利于减小N型氮化镓层110、P型氮化镓层与金属反射层150之间的欧姆接触，这可以改善LED芯片的工作性能，例如，减小LED芯片的工作电压。

此外，所述透明导电层140一般具有相对较小的电阻大小，进而帮助LED芯片工作时的电流在透明导电层140上扩散开来，达到电流扩展的目的，防止电流拥堵现象的发生，增加量子效率，这进一步有利于提升LED芯片的工作性能。此外，透明导电层140不会影响到P电极150a与P型氮化镓层130之间、N电极150b与N型氮化镓层110之间的电连接，且可以使芯片产生的光透过所述透明导电层140直至金属反射层150，然后经金属反射层150反射后从衬底100透出，进而利于增加LED芯片的发光效率。

所述第一透明导电层140a和第二透明导电层140b之间不接触，以防止N 电极150b和P电极150a后发生短路。

具体的，在本实施例中，位于所述P型氮化镓层130表面的第一透明导电层140a的面积略小于P型氮化镓层130的面积，这样位于开口131周围的部分P型氮化镓层130便可以露出。同时，第二透明导电层140b仅覆盖所述开口131的内壁而不超过开口131的边缘，这样第一、第二透明导电层140a、140b之间相互不接触。

在本实施例中，透明导电层140的材料为氧化铟锡(ITO)，这种材料的透明导电层140具有较高的透光率，也就是说，其可见光波段内透过率比较高，因此可以基本不挡量子阱发出的光，降低光的损失；并且，本实施例中的P型氮化镓层130中包含掺Mg的In-GaN层，也具有In组分，因此与氧化铟锡的透明导电层140之间可以相互渗透，这样有利于降低透明导电层140的电阻率，进而帮助LED芯片工作时的电流在透明导电层140上扩散开来，达到电流扩展的目的，防止电流拥堵现象的发生，增加量子效率，这进一步有利于提升LED芯片的工作性能。此外，这种材料的功函数大小一般介于所述P、N型氮化镓层130、110与金属反射层150之间，应此能够达到上述的降低P、N型氮化镓层130、110与金属反射层150之间的势垒高度的目的。

此外，本领域技术人员应当了解，透明导电层140具体的功函数大小可以通过调整其形成时的工艺参数进行调整，本发明旨在使形成的透明导电层140的功函数介于N型氮化镓层110与金属反射层150之间(或者P型氮化镓层130与的金属反射层150之间)，所以其具体功函数大小应当根据实际情况进行调整，本发明对此不作限定。

但是本发明对是否必须形成氧化铟锡材料的透明导电层140不作限定，在本发明的其他实施例中，还可以采用其他透明且具有导电性的材料，例如氧化锌，氧化锌和氧化铟锡具有相似的功函数。

在本实施中，所述透明导电层140的厚度范围在50～3000埃之内。在此厚度范围内的透明导电层140不至于过薄而降低导电能力(也就是导致电阻变大)，又不至于过厚而导致对光的吸收过多，导致透光率降低。

本发明的LED芯片还包括位于第一透明导电层140a以及第二透明导电层 140b表面以及侧壁的含银的金属反射层150，其中位于所述第一透明导电层140a上的金属反射层150为P电极150a，位于所述第二透明导电层140b上的金属反射层150为N电极150b，所述P电极150a和N电极150b之间不接触，所述金属反射层的功函数大于所述透明导电层140的功函数。

如前文所述，所述金属反射层150与P、N型氮化镓层130、110之间隔有第一透明导电层140a以及第二透明导电层140b，因此金属反射层150与P、N型氮化镓层130、110之间的功函数差值能够得到减小，这样金属反射层150与P、N型氮化镓层130、110之间的欧姆接触电阻较小，有利于降低LED芯片的工作电压。

此外，所述含银的金属反射层150具有较高的光反射率，这样由多量子阱层120发出的光线能够更多的被反射至衬底100并从衬底100透出，这样进一步有利于增加LED芯片的发光效率。

所述金属反射层150形成在所述第一透明导电层140a以及第二透明导电层140b的表面和侧壁，这样有利于比较全面的接收透过所述透明导电层140的光线。

所述P电极150a和N电极150b之间不接触，以防止P电极150a和N电极150b之间短路。

具体的，金属反射层150可以是单层或者叠层结构。

在本实施例中，金属反射层150可以是叠层结构，例如，金属反射层150可以包括透明导电层140上的银层以及银层上的钛化钨层，所述银层以及钛化钨层共同构成所述叠层结构的金属反射层150。

具体的，银层的厚度在750～3000埃的范围内，钛化钨的厚度在100～1000埃的范围内。在此厚度范围内能够使形成的金属反射层150不至于过薄而导致反射率降低，同时也不至于导致金属反射层150过厚而影响整个LED芯片的结构。但是本领域技术人员应当了解，此数值范围仅是一个示例，在实际操作过程中，这些构成金属反射层150的各个材料层的厚度应当根据实际情况进行调整。

此外，本发明对所述叠层结构的金属反射层150是否必须是银层以及钛 化钨层不作限定，在本发明的其他实施例中，还可以包括位于所述透明导电层140上的银层、所述银层上的钛化钨层以及钛化钨层上的铂层，所述银层、钛化钨层以及铂层共同构成所述叠层结构的反射层。其中，所述银层的厚度在750～3000埃的范围内，钛化钨的厚度在100～1000埃的范围内，铂层的厚度可以在100～1000埃的范围内。

在本实施例中，在所述金属反射层150表面还设有导电保护层160。所述导电保护层160用于对形成的金属反射层150进行保护。

具体的，本实施例中的导电保护层160形成于所述P电极150a的表面以及侧壁，并形成于N电极150b的表面。

在本实施例中，所述导电保护层160为叠层结构，具体来说，叠层结构的导电保护层160的材料可以是铬、铂、钛、金、镍中一种或多种的组合。

例如，导电保护层160可以包括形成于金属反射层150上的铬层、所述铬层上的铂层、所述铂层上的钛层、所述钛层上的金层以及金层上的镍层，其中，铂层和钛层化学性质比较稳定，主要起到保护P电极150a、N电极150b的作用；铬层主要起到粘附作用，也就是说用于增加P电极150a、N电极150b与导电保护层160之间的粘附性；金层和镍层起到保护导电保护层160中其他材料层的作用。

在本实施例中，所述铬层的厚度在20～500埃的范围内，所述铂层的厚度在200～1000埃的范围内；所述钛层的厚度在200～1000埃的范围内；所述金层的厚度在2000～5000埃的范围内，所述镍层的厚度在200～2000埃的范围内。这些材料在各自的厚度范围内有利于在足够起到保护作用的同时不至于过厚而影响LED芯片体积。

在本实施例中，在整个叠层结构的导电保护层160中，镍层位于最表层。这样的好处在于镍材料较为稳定，不容易被腐蚀，采用镍作为叠层结构的导电保护层160的表层有利于使导电保护层160不容易受到其他步骤的影响。

但是本发明对所述导电保护层160是否必须为多层结构不作限定，在本发明的其他实施例中，还可以是单层结构，具体的，所述导电保护层160的材料可以是厚度范围在200～5000埃的范围内的钛化钨。在此厚度范围内有 利于在足够起到保护作用的同时不至于过厚而影响LED芯片体积。

在本实施例中，导电保护层160上还设有绝缘介质层170，绝缘介质层170用于对已经形成的各个构件进行绝缘保护。

在本实施例中，所述绝缘介质层170可以采用SiO2、SiN或者SiON材料的绝缘介质层170。这些材料比较是容易获得的绝缘介质材料。

具体的，在本实施例中，绝缘介质层170的厚度范围在5000～20000埃内，在此厚度范围内的绝缘介质层170不至于过薄而难以起到绝缘效果，又不至于过厚而影响整个LED芯片的体积。但是上述的厚度范围仅仅是一个实施例，本发明对此并不作任何限定。

在本实施例中，所述绝缘介质层170中以及其表面还形成有金属层180，其中金属层180位于绝缘介质层170中的部分为金属导电柱181、182，金属导电柱181的位置对应于P电极150a，并与P电极150a上方的导电保护层160接触，用于将所述P电极150a引出；金属导电柱182的位置对应于N电极150b，并与N电极150b上方的导电保护层160接触，用于将N电极150b引出。

金属层180位于所述绝缘介质层170表面的部分包括图案183、184(请参考图8)，其中，图案183对应于金属导电柱181，用于通过所述金属导电柱181将P电极150a引出；同理，所述图案184对应于金属导电柱182，用于通过上述金属导电柱182将所述N电极150b引出。

在本实施例中，所述金属层180可以是由铬、铝、钛、铂、金、镍中一种或多种构成。其中，铬的厚度在20～50埃的范围内，铝的厚度在750～3000埃的范围内，钛的厚度在200～1000埃的范围内，铂的厚度在200～1000埃的范围内；金的厚度在2000～5000埃的范围内；镍的厚度在200～1000埃的范围内。

在本实施例中，在所述金属层180上还形成有钝化层190，钝化层190用于将170表面的金属层180图案183、184相互隔离。

在本实施例中，所述钝化层190可以采用SiO₂、SiN或者SiON作为材料。

在本实施例中，所述钝化层190的厚度范围在5000～20000埃内，但是上述的厚度范围仅仅是一个实施例，本发明对此并不作任何限定。

所述钝化层190具有图案以露出所述金属导电柱181、182。

在本实施例中，所述钝化层190上形成有对应于金属导电柱181、182的引出电极210、220，由于所述金属导电柱181与所述P电极150a电连接，因此所述引出电极210用于将P电极150a的引出以便封装；同理，金属导电柱182与N电极150b电连接，因此用于作为引出电极220用于将N电极150b引出。

所述引出电极210、220之间应具有间距以防止发生短路，在本实施例中，所述间距大小d应不小于100微米。

在本实施例中，所述引出电极210、220的材料可以采用铬、铝、钛、铂、金或者锡中的一种或多种。具体的，铬的厚度在20～50埃的范围内，铝的厚度在750～3000埃的范围内，钛的厚度在200～1000埃的范围内，铂的厚度在200～1000埃的范围内；金的厚度在2000～5000埃的范围内；锡的厚度在200～1000埃的范围内。

此外需要说明的是，本发明的LED芯片可以但不限于采用上述的制作方法得到。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。