具有金属保护层的可变电阻式存储器及其制造方法与流程

本发明是有关于基于金属氧化物的存储器装置及其制造方法。

背景技术：

可变电阻式存储器(Resistive Random Access Memory，RRAM))是一种非易失性存储器的类型，提供下列优点：小的存储单元尺寸、可扩缩性、超高速操作、低功率操作、高耐久性、好的保持性、大的开关比以及CMOS兼容性。RRAM的一种类型包括金属氧化物层，通过施加适用于集成电路中的实施的各种程度的电脉冲，可以产生金属氧化物层以改变二或更多稳定电阻范围之间的电阻。

形成过渡金属氧化物(Transition Metal Oxide,TMO)存储层的先前方法中，使用光刻胶作为刻蚀掩模以保护将会成为存储层的TMO在指定区域中的部分，而刻蚀并非存储层的部分的TMO的其他部分。刻蚀之后剥离光刻胶，而剥离的过程可能对TMO存储层造成损害。避免因为剥离而产生此损害的先前方法，包括在氧化前使用硬掩模如二氧化硅(SiO₂)或氮化硅(Si₃N₄)以定义将被氧化形成TMO存储层的表面。通过定义氧化的区域，排除刻蚀不想要的氧化区域的步骤。然而，使用硬掩模的工艺添加两道额外的工艺至先前所述包含通过光刻胶剥离导致损害的方法中。工艺中这些额外的步骤增加不想要的制造的时间以及成本。

因此，希望提供消除通过光刻胶剥离导致TMO存储层损害的可能性的一种存储单元以及制造方法，并且添加最小量的制造步骤以提供具有成本效益的制造方法。

技术实现要素：

本发明是叙述基于金属氧化物的存储层的存储器装置，并配合其制造方法作叙述。

在此叙述一存储器装置的存储单元，包括：具有一第一端子以及一第二端子的存取装置、接触存取装置的第一端子的一第一层间导体、位于第一层间导体的一电极表面上的一存储器元件、存储器元件上的一顶电极层以及位于存取装置的第二端子上的一第二层间导体。第一层间导体的电极表面与顶电极层建立与存储器元件之间电性接触的电极。第一层间导体上的顶电极层以及第二层间导体是分别连接至第一存取线路以及第二存取线路，如一位线以及一源极线。顶电极层自第一存取线路分开地形成，且可包括不同于第一存取线路的材料。于实施例中，顶电极层包括势垒金属或者做为存储器元件与掩模层之间的势垒的金属化合物，举例来说，在制造存储器的过程中一光刻胶层防止存储器元件损害。

存储器元件包括过渡金属氧化物(Transition Metal Oxide,TMO)材料层，如氧化钨(WO_X)。存储器元件是夹设于第一层间导体以及顶电极层之间。于实施例中，存储器元件是由第一层间导体的材料的氧化物所组成，并通过氧化第一层间导体形成存储器元件。可编程存储器元件至至少两个电阻状态。

存取装置可为晶体管、二极管或另一相似的装置。存取装置是位于一绝缘层的第一侧(例如下面)上。存储器元件以及第一层间导体的配件自存取装置的第一端子延伸，自第一侧至第二侧通过绝缘层。第二层间导体自存取装置的第二端子延伸，自绝缘层的第一侧至第二侧通过绝缘层。

顶电极层位于存储器元件上，且亦可覆盖绝缘层的第二侧的一部分。于实施例中，顶电极层接触第一存取线路，例如存储器装置的位线。顶电极层以及第一存取线路可由不同的材料组成。再者，于实施例中，绝缘层的第二侧上的第二层间导体的末端接触第二存取线路，例如存储器装置的源极线。于实施例中，第一与第二存取线路是平行的，且位于装置的相同的层中。于实施例中，第一与第二存取线路垂直于第三存取线路，第三存取线路被连接至晶体管存取装置的栅极的字线。

在此叙述一种存储器装置的存储单元的制造方法，包括形成绝缘层于存取装置上，存取装置包括第一端子以及第二端子。此步骤之后的步骤可形成通过绝缘层的通孔，以暴露第一端子以及第二端子。接着可形成延伸通过绝缘层中的通孔来分别接触第一以及第二端子的第一层间导体与第 二层间导体。接着可氧化第一与第二层间导体的上表面以形成自对准氧化层于导体的顶部上。第一层间导体上的氧化层形成基于金属氧化物的自对准存储层。于绝缘层的顶部上可形成保护金属层覆盖第一以及第二层间导体的氧化层。接着可图案化保护金属层，使得刻蚀步骤之后仅有一部份的保护金属层留下，形成顶电极层覆盖第一层间导体上的存储层。在相同或后续的步骤中，自第二层间导体移除氧化层。此步骤之后形成第一存取线路于第一层间导体的顶电极层上。在相同或后续的步骤中，形成第二存取线路于平行于第一存取线路的第二层间导体上。第一以及第二存取线路可由相同或不同于顶电极层的材料所组成。

下文的实施例中揭露本发明的结构以及方法。经由下文的图式、实施例以及权利要求范围可以看出本发明的其他的方面以及优点。

以下将配合所附图式叙述本发明的特定的实施例，如下：

附图说明

图1绘示存储器装置中的存储单元的图式。

图2A绘示存储单元的上视图。

图2B绘示图2A中的存储单元的剖面图。

图3A至图3P绘示根据一实施例的制造方法的上视图以及剖面图。

图4绘示实施在此叙述的存储单元的存储器阵列的图式。

【符号说明】

100、100A、100B、100C、100D：存储单元

102：晶体管

104：第一端子

106：第二端子

108：存储器元件

109：顶电极层

110、110A、110B：第一存取线路

112、112A、112B：第二存取线路

114、114A、114B：第三存取线路

200：绝缘层

202：第一层间导体

204：第二层间导体

302：通孔

304：第一侧

306：第二侧

308：氧化层

309：保护金属层

310：光刻胶层

312：存取线路材料层

400：存储器装置

402：位线译码器

404：源极线终端电路

406：字线译码器

具体实施方式

本发明的下列叙述将典型地参照具体的结构实施例和方法。应该理解的是，无意将本发明限制到具体揭露的实施例和方法，本发明可以使用其它特征，元件，方法和实施例来实践。描述较佳的实施例以说明本发明，而不是限制其范围，此范围由权利要求范围定义。本发明所属技术领域具有通常知识者将理解到下列叙述的各种等效的变化。在各个实施例中类似的元素通常具有类似的元件符号。

图1绘示根据一实施例的存储单元100的图式。存储单元包括具有第一端子104以及第二端子106的晶体管102型式的存取装置。存储单元更包括位于第一端子104与第一存取线路110之间的存储器元件108以及连接至第二端子106的第二存取线路112，于此范例中，第一存取线路110为位线，第二存取线路112为源极线。位于存储器元件108与第一存取线路110之间的是顶电极层109。存取装置是晶体管102的实施例中，存储器装置更包括连接至晶体管102的栅极的第三存取线路114，于此范例中，第三存取线路114为字线。存取装置为二极管的实施例中，不需要第三存取线路。

图2A绘示在制造过程中符合一实施例的存储单元的上视图。此存储单元包括第一存取线路110、第二存取线路112以及绝缘层200。此图式更包括断掉的线路以显示因为位于可见的元件下而无法被看见的元件。无法被看见的元件包括第一层间导体202、第二层间导体204、顶电极层109以及第三存取线路114。

图2B绘示图2A中的存储单元实施例的剖面图。存储单元100的实施例包括具有第一端子104与第二端子106的晶体管102存取装置。存取装置的顶部上是绝缘层200。绝缘层是介电质，且实施例中绝缘层是由二氧化硅所组成。

位于绝缘层200的第一侧上的第一层间导体202以及存储器元件108自第一端子104延伸通过绝缘层200。第二层间导体204自第二端子106延伸通过绝缘层200。如实施例中所示，存取装置是晶体管102，第一层间导体202接触第一电流传导端子，第二层间导体204接触第二电流传导端子。于实施例中，第一层间导体与存储器元件可连接至晶体管的第一或第二电流传导端子两者之一。再者，于实施例中，存取装置可为具有两端子的二极管。

第一层间导体202以及第二层间导体204是由导电元件所组成。举例来说，可选自由钛、钨、钼、铝、铪、钽、铜、铂、铱Ir、镧、镍、氮、氧、钌及其组合物所组成的群组中的一或多种元素形成层间导体，且在某些实施例中可包括多于一层。

存储器元件108是位于第一层间导体202的电极表面上，使得第一层间导体202是位于存取装置的第一端子104以及存储器元件108之间。存储器元件108包括一材料层可编程至至少两种电阻状态。举例来说，存储器元件108的可编程电阻层可包括一或多种钨-氧化合物(WO_X)，举例来说WO₃、W₂O₅、WO₂中的一或多种。实施例中所示，存储器元件108是通过氧化第一层间导体202的顶部部分形成的单一层，因此存储器元件108与第一层间导体202自对准。于替代的实施例中，存储器元件108可包括其他金属氧化物，举例来说选自氧化镍、氧化铝、氧化镁、氧化钴、氧化钛、氧化钛-镍、氧化锆、和氧化铜群组中的金属氧化物。

顶电极层109位于存储器元件108的顶部上。顶电极层109形成用于 存储器元件108的顶电极，而第一层间导体202的电极表面形成存储器元件108的底电极。顶电极以及底电极电性连接存储器元件108，以形成通过存储器元件108的导电通路，存储器元件108位于存取装置的第一存取线路110以及第一端子104之间。实施例中显示顶电极层109覆盖存储器元件108以及绝缘层200的顶部的一部分，且顶电极层109大于存储器元件108的顶部。再者，实施例中所示，顶电极层109具有与第一存取线路110自对准的边缘。下列制造方法叙述此自对准，并且绘示于图3M至图3P中。于实施例中，顶电极层的尺寸可与存储器元件108的顶部相同。实施例中所示，顶电极层109是氮化钛的单一层。然而，顶电极层109可包括不同材料的一或多层，不同材料选自由钛、锡、钨、铝铜合金、钽、铜、铪、钽、金、铂、银以及其他与CMOS兼容且不会造成存储器元件的变动电阻性质的金属所组成的群组中的一或多种元素。

第一存取线路110是位于顶电极层109上，顶电极层109具有形成于存储器元件108以及第一存取线路110之间的电流通路。第二存取线路112接触第二层间导体204，第二层间导体204具有第二端子106以及第二存取线路112之间的电流通路。如图2B中所示，实施例中第二存取线路112以及第二层间导体204之间并无存在额外的层。再者，如图2B中的实施例所示，第一存取线路110以及第二存取线路112是由相同的材料所制成，而顶电极层109是由不同的材料所制成。第一以及第二存取线路可包括钛、钨、铝、铜、铂、氮化钽、铪、钽和镍中的一或多种元素。

图2A以及图2B所示的实施例中，存取装置是晶体管102，第三存取线路114是位于绝缘层200中，绝缘层200在晶体管102的栅极。而此范例中第三存取线路114为字线。

操作过程中，第一存取线路110与第一层间导体202之间的施加电压将会导致透过存储器元件108与顶电极层109以流动于第一存取线路110与第一层间导体202之间的电流。此电流可以引起存储器元件108的电阻中的可编程变化，电阻指示储存于存储单元100中的数据值。于某些实施例中，存储单元100的存储器元件108可以储存两个位或更多的数据。

可以通过绘示于图3A至图3P中的制造步骤形成存储单元阵列中的存储单元。工艺的图式省略存取装置以及针对特定存取装置的存储单元的元 件。

图3A以及图3B绘示第一步骤形成通过绝缘层200的通孔302，通孔302自绝缘层的第一侧304延伸至绝缘层的第二侧306通过绝缘层。第一侧304邻近存取装置，形成通孔以自绝缘层200的第二侧306暴露存取装置的第一与第二端子。

接着，第一层间导体202以及第二层间导体204是形成于绝缘层200中的通孔中，产生如图3C以及图3D中所示的结构。实施例中所示，通过化学气相沉积(Chemical Vapor Deposition,CVD)并接续平坦化步骤如化学机械研磨(Chemical Mechanical Polishing,CMP)，层间导体包括形成于通孔中的钨插塞。

接下来，形成金属氧化物层308于第一层间导体202与第二层间导体204的暴露表面上，金属氧化物层308邻近绝缘层200的第二侧306，产生如图3E以及图3F中绘示的结构。可使用各种的沉积以及氧化技术形成此金属氧化物层，举例来说，快速热氧化(Rapid Thermal Oxidation,RTO)、光氧化、直接等离子体氧化、下吹式等离子体氧化、溅射和反应性溅射。等离子体氧化可以造成具有梯度的W_XO_Y，其具有随着与暴露以氧化的表面距离变动的钨-氧化合物浓度分布。实施例中所示，金属氧化物层308透过氧化工艺仅形成于第一层间导体202与第二层间导体204上。形成金属氧化物于层间导体上具有制得金属氧化物的自对准层于层间导体上的优点。第一层间导体上的氧化层308是形成存储单元100的存储器元件108的变动电阻存储层。实施例中所示，因为氧化层308自对准于层间导体202与204上，不须掩模以防止第二层间导体204的氧化，因为此不想要的氧化层将会在后续步骤中被移除。

接下来，沉积保护金属层309于绝缘层200上，产生图3G以及图3H中所示的结构。保护金属层309覆盖第一层间导体202与第二层间导体204的氧化层308以及绝缘层200。保护金属层309对于第一层间导体202上的存储器元件108是有益的，因为保护金属层309可在形成金属氧化物层308之后马上形成，降低对于存储器元件108的工艺损害的风险。实施例中所示，保护金属是氮化钛的单一层。于实施例中，保护金属层可由钛、氮化钛、钨、铝铜合金以及其他与CMOS兼容的金属所制成。

接下来，使用光刻胶层310做为掩模以在后续的刻蚀步骤中保护一部分的保护金属层309，以产生图3I以及图3J中绘示的结构。光刻胶层310位于保护金属层309的顶部上，并因此未接触第一层间导体202上的氧化层308，故在光刻胶剥离工艺中并未损害此氧化层308，其中第一层间导体202上的氧化层308是存储器元件108。

接着，刻蚀保护金属层309以形成顶电极层109于存储器元件108上，产生图3K以及图3L中绘示的结构。在相同的刻蚀步骤或第二刻蚀步骤中，刻蚀第二层间导体204的氧化层308，留下第二层间导体204的未氧化的表面。顶电极层109覆盖存储器元件108以及绝缘层200的第二侧306的一部分，此覆盖范围延伸超过存储器元件的边缘。

在形成顶电极层109于存储器元件108上之后，沉积电性接触存储器元件的存取线路材料层312于绝缘层200的第二侧306上，产生图3M以及图3N中绘示的结构。可使用光工艺，包括图案化以及刻蚀存取线路材料层312以形成第一存取线路110以及平行于第一存取线路的第二存取线路112，造成图3O以及图3P中绘示的结构。于实施例中，伴随着沉积于步骤之间的绝缘材料层，可在不同的步骤中完成用于第一与第二存取线路的材料的沉积以及刻蚀。再者，第一与第二存取线路可以平行以外的配置形成。如图3K以及图3L中所示，在刻蚀第一与第二存取线路之前延伸超过存取线路材料的部分的顶电极层109将会成为第一存取线路110。刻蚀以形成存取线路的过程中，亦刻蚀顶电极层109产生如图3O以及图3P中所示的自对准的顶电极层。

如图4所示，多个存储单元100A、100B、100C、100D可为存储器装置400中存储单元阵列的部分。阵列中的各个存储单元包括存取晶体管102、存储器元件108以及顶电极层109。显示的四个存储单元100A、100B、100C、100D代表可以包括数百万个存储单元的阵列中的一小部分。显示两条位线的范例的部分中，多个第一存取线路110A、110B延伸于第一方向且与位线译码器402以及存储单元100A、100B、100C、100D的顶电极层109电子通讯。于绘示的实施例中，各个存储器元件108是排列于对应的存取装置晶体管102的第一电流传导端子以及对应的第一存取线路之间。另外，存储器元件可位于对应的存取装置的第二电流传导端子上。

存储单元100A、100B、100C、100D的各个存取晶体管102的第二电流传导端子被连接至第二存取线路112A、112B，显示两条源极线的范例的部分中，第二存取线路112A、112B终止于源极线终端电路404如接地端子。实施例中所示，第二存取线路平行于第一存取线路，如上所揭露，当位线与字线可在同一步骤中形成，这提供较少的制造步骤的益处。

具有存取晶体管102的实施例中绘示，显示两条字线的范例的部分中，多个第三存取线路114A、114B沿着垂直于第一方向的第二方向延伸。字线是与字线译码器406电子通讯。存储单元100A、100C的存取晶体管102的栅极连接至第三存取线路114A，而存储单元100B、100D的存取晶体管102的栅极连接至第三存取线路114B。

具有通常知识者当可理解，实施例的存储器阵列并非限制于如图4中绘示的阵列配置，而额外的阵列配置也可以被使用于包括如上所述的顶电极层的存储单元。此外，某些实施例中除了MOS晶体管之外亦可使用双极晶体管或二极管做为存取装置。

综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。