专利名称：一种铜互连线上有金属保护层的大马士革工艺的制作方法
技术领域：
本发明涉及半导体制造领域，尤其涉及一种铜互连线上有金属保护层的大马士革工艺。
背景技术：
随着半导体集成电路特征尺寸的持续减小，后段互连电阻电容(Resistor Capacitor，简称RC)延迟呈现增加的趋势，而为了减少后段互连RC延迟，铜互连逐渐取代铝互连成为主流工艺，同时引入了低介电常数(Low-k)材料。在铜互连工艺中，由于铜原子在介电材料和硅中有高的迁移率，易于扩散，会引起电路失效，因此，通常铜大马士革工艺淀积金属铜前会在通孔和沟槽侧壁及其底部淀积可防铜扩散金属阻挡层，且在平坦化工艺后于铜上淀积可防铜扩散的介电阻挡层，也作为刻蚀阻挡层，以抑制铜原子在介电层中的扩散。另外，随着特征尺寸减小铜互连线路电流密度显著增加，特别是在45nm及以下工艺中，铜互连线路电子迁移(Electro-Migration，简称EM)和应力迁移(Stress Migration，简称SM)已经成为更为严重的可靠性问题。其中，铜的电子迁移问题主要产生于铜与其上介电阻挡层之间的界面；由于与介电阻挡层相比，金属阻挡层与铜有更好的粘附性，所以，可通过在铜上表面覆盖一层金属阻挡层来改善电子迁移可靠性问题。但是，由于金属阻挡层是可导电的，且金属阻挡层仅能保留在金属铜上，即必须有效去除介电层上的金属阻挡层。所以，可使用淀积金属铜后的化学机械研磨过程中在铜互连线上直接形成低于介电层一定深度的铜凹槽，如美国专利(专利号US6709874，Method of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation)； 同时，也可在淀积金属铜及化学机械研磨平坦化工艺后采用反向电镀铜(Reverse Electrochemical Plate,简称Reverse-ECP)工艺移除铜互连线上一定深度的铜形成低于介电层的铜凹槽，如美国专利(专利号US6706625，Copper recess formation using chemical process for fabricating barrier cap for lines and vias) ；5 "' ^!/! 研磨平坦化湿法工艺去除铜互连线上一定深度的铜以形成低于介电层深度的铜凹槽后，通常工艺是淀积金属保护层，直接化学机械研磨去除介电层上金属保护层，铜互连线上保留一定厚度金属保护层，再淀积下一层介电刻蚀阻挡层和Low-K介电层等金属层间介电层， 并进行后续金属层制作。然而，通常介电刻蚀阻挡层介电常数比引入的low-k材料高得多， 不利于介电层有效介电常数的降低；另外，直接研磨淀积的金属保护层也不利于铜互连线上金属保护层厚度的控制，易于造成对铜互连线上金属保护层的损伤，进而影响电性均勻性及可靠性。
发明内容
本发明公开了一种铜互连线上有金属保护层的大马士革工艺，其中，包括以下步骤
步骤Sl 在一衬底上淀积介电层，采用大马士革刻蚀工艺刻蚀介电层以形成铜互连线沟槽；
步骤S2 淀积金属阻挡层覆盖剩余介电层的上表面、铜互连线沟槽的侧壁及其底部， 电镀填充金属铜充满铜互连线沟槽后，进行平坦化处理，去除覆盖在剩余介电层的上表面上的金属阻挡层及金属铜后，在铜互连线沟槽中形成铜凹槽；
步骤S3 淀积金属保护层覆盖剩余介电层和剩余金属阻挡层的上表面、铜凹槽的底部及其侧壁，于金属保护层上淀积介电保护层后，进行平坦化处理，去除覆盖剩余介电层和剩余金属阻挡层的上表面上的金属保护层和介电保护层，形成第一金属层；
步骤S4:淀积第二介电层覆盖第一金属层，采用双大马士革刻蚀工艺刻蚀第二介电层以形成铜互连线通孔和沟槽，重复上述工艺步骤S2和S3，于第一金属层上制备第二金属层。上述的铜互连线上有金属保护层的大马士革工艺，其中，重复第二金属层工艺制备包含有至少三层金属层的器件结构。上述的铜互连线上有金属保护层的大马士革工艺，其中，采用化学气相淀积或旋转涂覆工艺淀积介电层和第二介电层。上述的铜互连线上有金属保护层的大马士革工艺，其中，介电层和第二介电层的材质为低介电常数材料。上述的铜互连线上有金属保护层的大马士革工艺，其中，采用化学机械研磨工艺进行平坦化处理。上述的铜互连线上有金属保护层的大马士革工艺，其中，直接采用化学机械研磨或在其后继续进行反向电镀铜或湿法工艺形成铜凹槽。上述的铜互连线上有金属保护层的大马士革工艺，其中，采用物理气相淀积、化学气相淀积或原子层淀积工艺制备金属保护层。上述的铜互连线上有金属保护层的大马士革工艺，其中，金属保护层的材质为单层 TiN、Ti、TaN、Ta、WN、W 或双层 Ti/TiN、Ta/taN、W/WN 等。上述的铜互连线上有金属保护层的大马士革工艺，其中，采用物理气相淀积、化学气相淀积或原子层淀积工艺制备金属阻挡层，金属阻挡层的材质至少包含TiN、Ti、TaN、Ta、 WN、W中的一种。上述的铜互连线上有金属保护层的大马士革工艺，其中，采用化学气相淀积或旋转涂覆工艺制备介电保护层，介电保护层的材质为低介电常数材料。综上所述，由于采用了上述技术方案，本发明提出一种铜互连线上有金属保护层的大马士革工艺，通过在铜互连线上覆盖可防铜扩散的金属保护层和介电保护层，不仅能提高电子迁移(Electro-Migration，简称EM)和应力迁移(Stress Migration，简称SM)的可靠性，而且降低了金属层间介电层有效介电常数，并有利于形成铜互连线上金属保护层的工艺控制。
图1-10是本发明铜互连线上有金属保护层的大马士革工艺结构流程示意图。
具体实施例方式下面结合附图对本发明的具体实施方式
作进一步的说明
图1-10是本发明铜互连线上有金属保护层的大马士革工艺结构流程示意图。如图 1-10所示，本发明一种铜互连线上有金属保护层的大马士革工艺
首先，采用化学气相淀积(Chemical Vaporous D印osition，简称CVD)或旋转涂覆 (Spin-on Deposition,简称SOD)工艺，在衬底11上淀积材质为SiOCH的低介电常数 (Low-k)材料的第一介电层12以覆盖衬底11 ；继续采用单大马士革刻蚀工艺刻蚀第一介电层12至衬底11，以形成嵌入刻蚀后剩余第一介电层13内的铜互连线沟槽14。之后，采用物理气相淀积(Physical Vapor D印osition，简称PVD)、化学气相淀积或原子层淀积(Atomic Layer Deposition,简称ALD)工艺，淀积材质为TiN、Ti、 TaN, Ta、WN、W等中的一种或多种的第一金属阻挡层15，以覆盖剩余第一介电层13的上表面、铜互连线沟槽14的侧壁及其底部；物理气相淀积铜籽晶层；然后，采用电化学镀铜 (Electrochemical plating copper process，简称 ECP)工艺电镀填充金属铜 17 充满覆盖有第一金属阻挡层15的铜互连线沟槽16，并采用化学机械研磨(Chemical Mechanical Polishing，简称CMP)工艺对金属铜17进行平坦化处理，研磨至剩余第一介电层13，去除剩余第一介电层13上表面的金属铜和第一金属阻挡层后，可以继续采用CMP、反向电镀铜 (Reverse-ECP)或湿法工艺去除部分位于覆盖有第一金属阻挡层15的铜互连线沟槽16中的金属铜的上部，以形成位于第一互连线19上的铜凹槽1，其中，铜凹槽1的底部低于剩余第一介电层13的上表面，即铜凹槽的深度为H (H > 0)。然后，采用采用物理气相淀积(Physical Vapor D印osition，简称PVD)、化学气相淀积或原子层淀积(Atomic Layer D印osition，简称ALD)工艺，淀积材质为单层TiN、Ti、 TaN、Ta、WN、W或双层Ti/TiN、Ta/TaN、ff/WN等的第一金属保护层20，以覆盖剩余第一介电层13的上表面、位于铜凹槽1的侧壁上的剩余第一金属阻挡层18及第一互连线19 ；之后， 采用化学气相淀积工艺淀积第一介电保护层21覆盖第一金属保护层20，并采用化学机械研磨工艺对第一介电保护层21和第一金属保护层20进行平坦化处理，研磨至剩余第一介电层13，以去除剩余第一介电层13和剩余第一金属阻挡层18的上表面上的第一介电保护层21和第一金属保护层20，形成剩余的介电保护层23和剩余的金属保护层22充满铜凹槽 1，构成第一金属层2 ；其中，第一介电保护层21的材质为低介电常数材料SiOCH，有利于介电层有效介电常数的降低，且第一互连线19上保留位于其上的第一金属保护层和部分第一介电保护层，以使得第一金属层2的上表面在同一水平面上。之后，采用化学气相淀积(Chemical Vaporous D印osition，简称CVD)或旋转涂覆 (Spin-on D印osition，简称SOD)工艺，淀积与第一介电层12相同材质的第二介电层M，以覆盖第一金属层2的上表面；继续采用双大马士革刻蚀工艺刻蚀第二介电层24，以形成嵌入刻蚀后剩余第二介电层25内的铜互连线通孔和沟槽沈；其中，通孔打开剩余的介电保护层23至剩余的金属保护层22 ；继续采用和制备第一金属层2相同的金属化工艺步骤，制备第二金属层3 ；其中，双大马士革工艺优选的采用金属硬掩膜(Metal Hard Mask)刻蚀制造工艺。其中，可以根据需求重复制备第二金属层3的工艺流程继续制备第三金属层甚至多层金属层，其中，由于刻蚀后金属保护层的保护，避免金属铜的直接暴露，能够避免在刻蚀后淀积金属阻挡层前使用还原氧化铜的反应预清洗(RPC)步骤，从而避免了 RPC对介电层侧壁的损伤。综上所述，由于采用了上述技术方案，本发明提出一种铜互连线上有金属保护层的大马士革工艺，通过淀积可防铜扩散金属保护层和介电保护层后，化学机械研磨去除金属层间介电层上介电保护层和金属保护层，仅保留金属铜互连线上金属保护层和一定厚度介电保护层，不仅能提高电子迁移(Electro-Migration，简称EM)和应力迁移Gtress Migration，简称SM)可靠性，而且降低了金属层间介电层有效介电常数，并有利于形成铜互连线上金属保护层的工艺控制。通过说明和附图，给出了具体实施方式
的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。 因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
权利要求
1.一种铜互连线上有金属保护层的大马士革工艺，其特征在于，包括以下步骤步骤Sl 在一衬底上淀积介电层，采用大马士革刻蚀工艺刻蚀介电层以形成铜互连线沟槽；步骤S2 淀积金属阻挡层覆盖剩余介电层的上表面、铜互连线沟槽的侧壁及其底部， 电镀填充金属铜充满铜互连线沟槽后，进行平坦化处理，去除覆盖在剩余介电层的上表面上的金属阻挡层及金属铜后，在铜互连线沟槽中形成铜凹槽；步骤S3 淀积金属保护层覆盖剩余介电层和剩余金属阻挡层的上表面、铜凹槽的底部及其侧壁，于金属保护层上淀积介电保护层后，进行平坦化处理，去除覆盖剩余介电层和剩余金属阻挡层的上表面上的金属保护层和介电保护层，形成第一金属层；步骤S4:淀积第二介电层覆盖第一金属层，采用双大马士革刻蚀工艺刻蚀第二介电层以形成铜互连线通孔和沟槽，重复上述工艺步骤S2和S3，于第一金属层上制备第二金属层。
2.根据权利要求1所述的铜互连线上有金属保护层的大马士革工艺，其特征在于，重复第二金属层工艺制备包含有至少三层金属层的器件结构。
3.根据权利要求1所述的铜互连线上有金属保护层的大马士革工艺，其特征在于，采用化学气相淀积或旋转涂覆工艺淀积介电层和第二介电层。
4.根据权利要求1所述的铜互连线上有金属保护层的大马士革工艺，其特征在于，介电层和第二介电层的材质为低介电常数材料。
5.根据权利要求1所述的铜互连线上有金属保护层的大马士革工艺，其特征在于，采用化学机械研磨工艺进行平坦化处理。
6.根据权利要求1所述的铜互连线上有金属保护层的大马士革工艺，其特征在于，直接采用化学机械研磨或在其后继续进行反向电镀铜或湿法工艺形成铜凹槽。
7.根据权利要求1所述的铜互连线上有金属保护层的大马士革工艺，其特征在于，采用物理气相淀积、化学气相淀积或原子层淀积工艺制备金属保护层。
8.根据权利要求1所述的铜互连线上有金属保护层的大马士革工艺，其特征在于，金属保护层的材质为单层TiN、Ti、TaN, Ta、WN、W或双层Ti/TiN、Ta/TaN、W/WN。
9.根据权利要求1所述的铜互连线上有金属保护层的大马士革工艺，其特征在于，采用物理气相淀积、化学气相淀积或原子层淀积工艺制备金属阻挡层，所述金属阻挡层的材质至少包含TiN、Ti、TaN, Ta、WN、W中的一种。
10.根据权利要求1所述的铜互连线上有金属保护层的大马士革工艺，其特征在于，采用化学气相淀积或旋转涂覆工艺制备介电保护层，所述介电保护层的材质为低介电常数材料。
全文摘要
本发明涉及半导体制造领域，尤其涉及一种铜互连线上有金属保护层的大马士革工艺，通过在铜互连线上覆盖可防铜扩散的金属保护层和介电保护层，不仅能提高电子迁移和应力迁移的可靠性，而且降低了金属层间介电层有效介电常数，并有利于形成铜互连线上金属保护层的工艺控制。
文档编号H01L23/532GK102446836SQ201110299249
公开日2012年5月9日 申请日期2011年9月29日 优先权日2011年9月29日
发明者姬峰, 张亮, 李磊, 胡友存, 陈玉文 申请人:上海华力微电子有限公司