去除半导体基片掩膜层的方法与流程

本发明涉及半导体器件技术领域，特别涉及一种去除半导体基片掩膜层的方法。

背景技术：

沟槽双重扩散场效应晶体管(doublediffusedmosfet，dmos)产品需要形成沟槽(trench)以制作栅结构。为得到沟槽，通常用正硅酸乙酯(ethylsilicate，teos)分解为二氧化硅，形成硬掩膜(hardmask)，再通过刻蚀或腐蚀工艺得到沟槽结构。二氧化硅膜层通过阻挡不需要刻蚀或腐蚀的位置，进而得到沟槽结构。

通过teos分解形成的二氧化硅膜层通常是经过低压炉管淀积生成，使得晶片的正面和背面都淀积上二氧化硅膜层。在淀积的过程中，可能发生异常，导致二氧化硅膜层颗粒超标。一旦颗粒超标而且颗粒刚好落在沟槽的位置，将直接导致后续刻蚀或腐蚀工艺无法形成沟槽结构。因此，一旦二氧化硅膜层发生颗粒超标，需要将表面二氧化硅膜层及颗粒剥除，重新淀积二氧化硅。

去除二氧化硅膜层，传统做法是通过酸性液体过量腐蚀，将晶片表面的二氧化硅全部剥除。但是dmos产品使用的晶圆背面有一层低温氧化层(lowtemperatureoxide，lto)形成背封结构，二氧化硅膜层发生颗粒超标后，在返工去除正面二氧化硅膜层的时候，酸性液体通常腐蚀到晶片背面的lto结构，从而损坏lto结构从而损坏晶片，甚至可能导致晶片直接报废不能再使用。

技术实现要素：

基于此，有必要提供一种可以有效保护lto结构的去除半导体基片掩膜层的方法。

一种去除半导体基片掩膜层的方法，包括步骤：

提供半导体基片；所述半导体基片包括主体结构、正面和背面，所述正面设置有第一掩膜层，所述背面设置有第二掩膜层；

对所述正面进行减薄工艺并保留部分第一掩膜层；

对所述半导体基片进行湿法腐蚀工艺，以去除余下的第一掩膜层以及去除部分的第二掩膜层。

在其中一个实施例中，通过化学机械抛光工艺和干法刻蚀工艺中的一种对所述正面进行减薄工艺。

在其中一个实施例中，采用氢氟酸对所述半导体基片进行湿法腐蚀工艺。

在其中一个实施例中，所述第一掩膜层的厚度和所述第二掩膜层的厚度相同。

在其中一个实施例中，对所述正面进行减薄工艺并保留第一掩膜层厚度的1/3～1/2。

在其中一个实施例中，所述第一掩膜层和第二掩膜层的厚度均为0.5微米～2微米。

在其中一个实施例中，所述第一掩膜层和第二掩膜层的厚度均为0.6微米～0.8微米。

在其中一个实施例中，对所述半导体基片进行湿法腐蚀工艺，以去除余下的第一掩膜层以及去除部分的第二掩膜层的步骤中，余下的第二掩膜层的厚度为0.1微米～0.2微米。

在其中一个实施例中，所述第一掩膜层的材质和第二掩膜层的材质均为二氧化硅。

上述去除半导体基片掩膜层的方法，首先对基片正面进行减薄工艺，去除部分的第一掩膜层；然后再对基片进行湿法腐蚀工艺，以去除余下的第一掩膜层以及去除部分的第二掩膜层，靠近基片背面的lto结构处于第二掩膜层的保护下，并不会受到湿法腐蚀工艺的损坏，从而很好地保护了lto结构，避免了晶片的损坏，降低了晶片报废的风险。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。

图1是去除半导体基片掩膜层的方法的流程图；

图2是半导体基片的示意图；

图3是对半导体基片的正面进行减薄工艺后的示意图；

图4是对半导体基片进行湿法腐蚀工艺后的示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

下面结合附图，对本发明的具体实施方式进行详细描述。

图1是去除半导体基片掩膜层的方法的流程图。

一种去除半导体基片掩膜层的方法，包括步骤：

步骤s100：提供半导体基片。

图2是半导体基片的示意图。半导体基片包括主体结构100、正面101和背面102，正面101设置有第一掩膜层210，背面102设置有第二掩膜层220。

主体结构100包括有靠近正面101的半导体衬底层110和靠近背面102的lto结构120。半导体衬底层110可以是硅材质，也可以是其他半导体材质，而lto结构120可以是二氧化硅一类的半导体氧化物。

第一掩膜层210的材质和第二掩膜层220的材质均为正硅酸乙酯(ethylsilicate，teos)分解形成的二氧化硅，例如第一掩膜层210的材质和第二掩膜层220的主要材质为二氧化硅。通常，第一掩膜层210和第二掩膜层220的形成是经过低压炉管，通过采用化学气相淀积(cvd，chemicalvapordeposition)工艺生成的，以使得半导体基片的正面101和背面102都淀积上二氧化硅膜层。cvd工艺可以是常压化学气相淀积或低压化学气相淀积，通常是采用低压化学气相淀积。

经过低压化学气相淀积后，在正面101和背面102淀积上的二氧化硅膜层的厚度基本是差不多的。因此，第一掩膜层210的厚度和第二掩膜层220的厚度相同、相近或相当。第一掩膜层210和第二掩膜层220的厚度可以均为0.5微米～2微米，例如第一掩膜层210和第二掩膜层220的厚度均为0.6微米～0.8微米，具体的可以为0.65微米左右。在本实施例中，第一掩膜层210和第二掩膜层220的厚度均为0.65微米左右。

在通过teos分解形成二氧化硅膜层的过程中，可能发生异常导致二氧化硅膜层颗粒超标。一旦颗粒超标而且颗粒刚好落在沟槽的位置，将直接导致后续刻蚀或腐蚀工艺无法形成沟槽结构。一旦二氧化硅膜层发生颗粒超标，需要将表面二氧化硅膜层及颗粒剥除。因此，需要进行以下的步骤。

步骤s200：对正面101进行减薄工艺并保留第一掩膜层210的部分掩膜层212。可以通过化学机械抛光工艺(cmp)和干法刻蚀工艺中的一种对半导体基片正面101进行减薄工艺，以将正面101的第一掩膜层210减薄去除厚度大概为第一掩膜层210的1/2～2/3厚度的部分掩膜层211；保留厚度大概为第一掩膜层210的1/3～1/2厚度的部分掩膜层212。例如，可以通过减薄工艺去除厚度为大概0.35微米左右的部分掩膜层211，保留厚度为大概0.3微米左右的部分掩膜层212。本步骤的减薄工艺并不会对背面102的第二掩膜层220减薄。

图3是对半导体基片的正面进行减薄工艺后的示意图。减薄工艺之后，进行以下步骤。

步骤s300：对半导体基片进行湿法腐蚀工艺，以去除余下的部分掩膜层212以及去除第二掩膜层220的部分掩埋层221。可以采用氢氟酸(hf酸)对半导体基片进行湿法腐蚀工艺，以去除第一掩膜层210余下的部分掩膜层212以及去除第二掩膜层220部分的掩埋层221。

为了使得第一掩膜层210余下的掩膜层212彻底去除，通常需要采取过量腐蚀的方法，即采用湿法腐蚀工艺将余下的掩膜层212彻底去除。因此，在本步骤中，通常会去除余下的掩膜层212，并去除第二掩膜层220部分的掩埋层221。第二掩膜层220余下的部分的掩埋层222的厚度在0.1微米～0.2微米之间，保证lto结构120不被腐蚀，使得不会影响背封效果。

例如，可以去除第一掩膜层210余下的厚度为0.3微米左右的部分掩膜层212，以及去除第二掩膜层220厚度为0.5微米左右的部分的掩埋层221，第二掩膜层220余下的部分的掩埋层222的厚度约为0.15微米。

图4是对半导体基片进行湿法腐蚀工艺后的示意图。

从而，经过湿法腐蚀的步骤后，可以保证半导体基片背面lto结构120不被腐蚀的情况下，使得半导体基片正面出现颗粒超标的第一掩膜层210(二氧化硅膜层)全部去除掉，半导体基片可以通过再次淀积掩膜层重新使用，并不会影响到产品的电性参数，极大的提高了返工良品率，并节约了成本。

上述去除半导体基片掩膜层的方法，首先对基片正面进行减薄工艺，去除部分的第一掩膜层；然后再对基片进行湿法腐蚀工艺，以去除余下的第一掩膜层以及去除部分的第二掩膜层，靠近基片背面的lto结构处于第二掩膜层的保护下，并不会受到湿法腐蚀工艺的损坏，从而很好地保护了lto结构，避免了晶片的损坏，降低了晶片报废的风险。

应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，图1中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

可以理解，图2～图4中的图示也是对去除半导体基片掩膜层的方法过程中基片的一些主要结构的简单示例，并不代表基片的全部结构。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。