发光二极管外延片及其制造方法与流程

本发明涉及半导体技术领域，具体地，涉及一种发光二极管外延片及其制造方法。

背景技术：

发光二极管(LED)是一种能将电信号转换成光信号的结型电致发光半导体器件。LED外延片是LED内部的晶片生产的原材料，它是在衬底上通过化学气相沉积技术生长出来的一层薄膜，之后在外延片上注入基区和发射区，再通过切割等工艺，就可以形成LED晶片。

以氮化镓(GaN)基LED为例，氮化镓(GaN)基发光二极管作为固态光源以其高效率、长寿命、环保等优点成为国际半导体和照明领域研发与产业关注的焦点。这些年来，氮化镓基LED的迅速发展，白光LED的效率有了很大的提高。但其效率相对理论值还有很大的提升空间。而长久以来限制白光LED效率提高的因素也很多。其中受广大学者关注的一个问题就是氮化铟镓(InGaN)的压电极化效应。

InGaN的极化导致在量子阱和量子垒界面处存在一定密度的面电荷，在阱和垒中形成极化电场。极化电场导致量子阱中能带弯曲，能带在p型一侧偏低，在n型一侧被抬高，因此实际能带在量子阱中呈三角形。电子向p型一侧聚集，而空穴则向相反方向n型一侧聚集，即在空间上被分离，导致电子和空穴波函数的重叠积分减小，复合效率降低，降低了LED的发光效率。此外，极化电场导致量子垒中的能带弯曲使其也形成三角形势垒，会阻碍电流的扩散，需要提高电压使载流子通过势垒，同样降低了LED的发光效率。

有研究人员提出了用与InGaN量子阱晶格更匹配的氮化铝铟镓AlInGaN 量子垒，从而消除极化效应的影响。另有研究人员采用三角形的量子阱，使电子和空穴被限制在势能最低处，这样极化电场导致的能带弯曲不会造成电子和空穴在空间上的分离，电子和空穴的波函数重叠积分不再对极化效应敏感，LED的发光效率也不再受到极化效应的影响。

对于采用AlInGaN量子垒的方法，由于铝(Al)和铟(In)并入较为困难，因此很难获得高晶体质量的AlInGaN外延材料。对于三角形的量子阱的方法，由于量子阱厚度一般只有几个纳米，生长时间很短，要在这么短的时间内实现如此复杂的组分结果变化，在工艺上比较困难，也难以生长出较理想的三角形量子阱。此两种方法在工艺操作性上均存在较大困难。

技术实现要素：

为了解决现有技术存在的问题，本发明公开了一种发光二极管外延片及其制造方法。

本发明公开了一种n型掺杂量子垒的发光二极管外延片，其特点在于n型掺杂的地点只存在于量子垒和量子阱界面处，且该界面为量子垒靠近p型一侧的界面，量子垒和量子阱中其他地方并不进行n型掺杂。由于量子阱InGaN的压电极化效应，导致在量子阱和量子垒的界面处存在面电荷，从量子垒角度来看，靠近n型一侧的界面带有正电荷，靠近p型一侧的界面带有负电荷。本发明提供的发光二极管外延片的制造方法中，在量子垒靠近p型一侧的界面进行n型掺杂，杂质电离后留下固定的正电中心，可以抵消掉极化效应在该界面处产生的负电荷，进而削弱两个界面处面电荷产生的极化电场的作用。从而降低极化效应的影响，提高LED发光效率。

本发明在量子垒靠近p型一侧的界面进行n型掺杂，例如掺硅(Si)。杂质Si电离后留下固定的正电中心，抵消该界面处极化效应形成的负电荷，从而削弱极化效应的影响，提高LED发光效率。工艺上具有可操作性，可以生 长出较理想的掺杂界面。

本发明提供一种发光二极管外延片，包括衬底和依次形成在所述衬底上的缓冲层、n型层、复合多量子阱发光区、电子阻挡层、以及p型层，所述复合多量子阱发光区包括交替形成的量子阱层和量子垒层，每一量子垒层在靠近所述p型层一侧的界面具有由n型掺杂形成的量子垒掺杂层。

优选地，所述交替形成的所述量子阱层和所述量子垒层的周期数处于1至20之间。

优选地，所述n型掺杂为硅掺杂。

优选地，所述硅掺杂的掺杂浓度处于1×10¹⁹/cm³至1×10²⁰/cm³之间。

优选地，所述硅掺杂的掺杂浓度为5×10¹⁹/cm³。

优选地，所述硅掺杂的掺杂厚度处于1至3个硅原子的厚度之间。

本发明还提供一种发光二极管外延片的制造方法。所述方法包括：提供一衬底；在所述衬底上依次生长缓冲层、n型层、复合多量子阱发光区、电子阻挡层、以及p型层，其中，所述复合多量子阱发光区包括交替形成的量子阱层和量子垒层，在每一量子垒层靠近所述p型层一侧的界面进行n型掺杂以形成量子垒掺杂层。

优选地，所述交替形成的所述量子阱层和所述量子垒层的周期数处于1至20之间。

优选地，所述n型掺杂为硅掺杂。

优选地，所述硅掺杂的掺杂浓度处于1×10¹⁹/cm³至1×10²⁰/cm³之间。

优选地，所述硅掺杂的掺杂浓度为5×10¹⁹/cm³。

优选地，所述硅掺杂的掺杂厚度处于1至3个硅原子的厚度之间。

通过上述技术方案，在发光二极管的量子垒层中靠近p型层一侧进行n型掺杂，生长出n型掺杂阱垒界面，能够抵消该界面处极化效应形成的负电荷，削弱压电极化形成的极化电场的作用，降低极化效应的影响，提高LED的发 光效率。

本发明的其他特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1是一示例性实施例提供的LED外延片的结构示意图；

图2是一示例性实施例提供的复合多量子阱发光区的局部结构示意图；

图3是一示例性实施例提供的LED外延片的制造方法的流程图；以及

图4是一示例性实施例提供的在衬底上生长各个层的流程图。

附图标记说明

1 衬底 2 缓冲层 3 n型层

4 复合多量子阱发光区 5 电子阻挡层 6 p型层

7 量子阱层 8 量子垒层 9 靠近p型层一侧的界面

10 量子垒掺杂层

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

图1是一示例性实施例提供的LED外延片的结构示意图。如图1所示，该 发光二极管外延片包括衬底1和依次形成在衬底1上的缓冲层2、n型层3、复合多量子阱发光区4、电子阻挡层5、以及p型层6。复合多量子阱发光区4包括交替形成的量子阱层7和量子垒层8，每一量子垒层8在靠近p型层6一侧的界面9具有由n型掺杂形成的量子垒掺杂层10。

其中，衬底1可以是蓝宝石衬底，缓冲层2可以是氮化镓缓冲层，n型层3可以是硅掺杂n型氮化镓，p型层6可以是镁掺杂p型氮化镓，量子阱层7可以是氮化铟镓量子阱层，量子垒层8可以是氮化镓量子垒。另外，在缓冲层2和n型层3之间还可以形成有本征层，该本征层可以是氮化镓。

图2是一示例性实施例提供的复合多量子阱发光区4的局部结构示意图。如图2所示，复合多量子阱发光区4可以包括交替形成的量子阱层7和量子垒层8。交替形成的量子阱层7和量子垒层8的周期数可以处于1至20之间。其中，量子阱层7和量子垒层8交替出现一次为一个周期，也就是，每一周期包括量子阱层7和层叠在量子阱层7之上的量子垒层8。该周期数为量子阱层7和量子垒层8交替出现的次数。优选地，交替形成的量子阱层7和量子垒层8的周期数为15。

每一量子垒层8在靠近p型层6一侧的界面9具有由n型掺杂形成的量子垒掺杂层10。其中，所述n型掺杂为硅掺杂。

Si掺杂的掺杂浓度可以处于1×10¹⁹/cm³至1×10²⁰/cm³之间。例如，Si掺杂的掺杂浓度为5×10¹⁹/cm³。Si掺杂的掺杂厚度可以处于1至3个硅原子的厚度之间。量子阱层7的厚度可以为1-7nm，优选为3nm。量子垒层8的厚度可以为7-20nm，优选为12nm。

通过上述技术方案，在发光二极管的量子垒层中靠近p型层一侧进行n型掺杂，生长出n型掺杂阱垒界面，能够抵消该界面处极化效应形成的负电荷，削弱压电极化形成的极化电场的作用，降低极化效应的影响，提高LED的发光效率。

本发明还提供了一种LED外延片的制造方法。图3是一示例性实施例提供的LED外延片的制造方法的流程图。如图3所示，所述方法可以包括以下步骤。

在步骤S11中，提供一衬底1。

例如，可以提供蓝宝石衬底。可以对衬底1进行热清洗及氮化处理，具体为：在1080-1190℃、氢气气氛里进行热清洗，降温至630℃后进行氮化处理。

在步骤S12中，在衬底1上依次生长缓冲层2、n型层3、复合多量子阱发光区4、电子阻挡层5、以及p型层6。其中，复合多量子阱发光区4包括交替形成的量子阱层7和量子垒层8，在每一量子垒层8靠近p型层6一侧的界面9进行n型掺杂以形成量子垒掺杂层10。

图4是一示例性实施例提供的在衬底1上生长各个层的流程图。如图4所示，衬底1上生长各个层的步骤(步骤S12)可以包括以下步骤。

在步骤S121中，在衬底1上生长缓冲层2。该缓冲层2的材料可以为氮化镓。工艺条件可以为：生长温度600℃，生长压力350-750Torr。缓冲层2的厚度可以为18-32nm。

在步骤S122中，在缓冲层2上生长n型层3，该n型层3的材料可以为氮化镓，并可以掺杂有甲硅烷(SiH₄)。其中，生长压力可以为100-600Torr，生长温度可以为1080-1190℃。

还可以在缓冲层2上生长本征层，在本征层上再生长n型层3。该本征层的材料可以为氮化镓。可以先对缓冲层2进行退火处理，退火处理后再生长本征层。生长压力可以为100-600Torr，生长厚度可以为0.6-1.8μm。

在步骤S123中，在n型层3上生长复合多量子阱发光区4。该复合多量子阱发光区4可以为多周期结构，交替形成的量子阱层7和量子垒层8的周期数可以处于1至20之间，并且优选为15。每一周期包括量子阱层7和层叠在量子 阱层7之上的量子垒层8。

其中，每一周期的量子阱层7的生长工艺条件可以为：生长温度730-840℃，生长压力100-400Torr，每一周期的量子阱层7的厚度可以为1-7nm，优选为3nm；每一周期的量子垒层8的生长工艺条件可以为：生长温度810-960℃，生长压力100-400Torr，每一周期的量子垒层8的厚度可以为7-20nm，优选为12nm。

在每一周期的量子垒层8靠近p型层6一侧的界面9(该周期量子垒层8生长的最后阶段)可以掺杂Si，也就是，上述n型掺杂可以为Si掺杂。Si掺杂的掺杂浓度处于1×10¹⁹/cm³至1×10²⁰/cm³之间，优选为5×10¹⁹/cm³。Si掺杂的掺杂厚度处于1至3个原子层的厚度之间，并且越薄越好。

在步骤S124中，在复合多量子阱发光区4上生长电子阻挡层5。

在步骤S125中，在电子阻挡层5上生长P型层6。该P型层6的材料可以为氮化镓，掺杂有SiH4。工艺条件可以为：生长压力100-600Torr，生长温度1080-1190℃。

其中，可以采用三甲基镓(TMGa)、三乙基镓(TEGa)、三甲基铝(TMAl)、三甲基铟(TMIn)、二茂镁(Cp₂Mg)、氨气(NH₃)、甲硅烷(SiH₄)作为沉积材料，并分别以氢气(H₂)、氮气(N₂)作为载气。

通过上述技术方案，在发光二极管的量子垒层中靠近p型层一侧进行n型掺杂，生长出n型掺杂阱垒界面，能够抵消该界面处极化效应形成的负电荷，削弱压电极化形成的极化电场的作用，降低极化效应的影响，提高LED的发光效率。

以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。