一种SOI六晶体管SRAM单元及其制作方法与流程

本发明属于存储器设计及制作领域，涉及一种soi六晶体管sram单元及其制作方法。

背景技术：

soi技术自上世纪80年代发明以来，它相对于普通体硅工艺，具有寄生电容小、功耗低、速度快和天然的抗单粒子闩锁(single-event-latchup，sel)能力，使得soi技术很适合于工作在片上系统(system-on-chips，soc)、低功耗以及抗辐射等场合；另外，静态随机存储器(staticrandomaccessmemory，sram)广泛应用于消费电子、汽车电子、处理器一级缓存和二级缓存中；所以，将soi技术应用到sram设计中，具有一定优势。

根据mos管体区的耗尽程度，soi进一步可分为全耗尽(full-depleted，fd)soi和部分耗尽(partially-depleted,fd)soi。针对部分耗尽soi技术，由于mos管其体区与源区电学上隔开，导致体区是悬空的；在正常工作时，漏极电势较高，反型沟道的电子从源极运动到漏极时，被电场加速，当运动到被靠近漏体结时，此时因为在电场最强，电子获得了额外的能量，并与晶格上的原子发生碰撞形成电子-空穴对；电子速度快，在很短的时间内被加速到漏极；然而空穴速度相对较慢，沿着电场方向慢慢移动到体区、源区等低电势区域，移动到体区的空穴很容易被源极提供的电子进行复合掉，而移动到体区时，因其电势浮空而使得空穴在体区慢慢积累，直接会影响mos管的阈值电压，从而使mos管性能发生变化，这就是浮体效应。另外，pdsoimos管中还有寄生三极管效应，是指mos管的源极、体区以及漏极分别为n、p以及n，类似于三极管中的发射极、基极以及集电极，也就是mos管寄生一个天然的npn三极管；这个基极是悬空的。一般地，基极没有正电荷时，其电势与发射极电势相同，故其三极管不会导通；若浮体效应发生，基极正电荷积累到一定程度时，基极和发射极电势达到一定程度时，其三极管会导通，在漏极会产生大电流的现象。浮体效应和寄生三极管效应会造成pdsoisram单元的性能变化，例如漏电增大、抗噪声能力降低。

目前常用的静态随机存储器单元主要采用六晶体管类型，由两个上拉p型晶体管、两个下拉n型晶体管和两个传输门n型晶体管构成，字线控制两个传输门n型晶体管的开关，通过位线写入或读出存储数据，其中，这六个晶体管均采用普通mos管。

一般地，pdsoimos管中由于浮体效应和寄生三极管效应，设计者常常会将mos管体区引出来(nmos体区接到低电势，也就是与源区电势短接；pmos体区接到高电平)，将电势保持固定从而抑制这两者效应；常见的体接触就是t-型栅mos管和h-型栅mos管，但这和相同尺寸的非体接触mos管相比，其面积会高出很多。如果直接将t-型mos管应用到sram单元当中，单元面积会增大1倍左右，甚至更多(应用h-型栅)。

因此，如何提供一种soi六晶体管sram单元及其制作方法，在保证不增加芯片面积的前提下有效抑制mos管的浮体效应、寄生三极管效应，从而增强六晶体管静态随机存储器单元的稳定性以及降低漏功耗，成为本领域技术人员亟待解决的一个重要技术问题。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种soi六晶体管sram单元及其制作方法，用于解决现有技术中soi六晶体管sram单元占用面积较大、稳定性差、漏功耗高以及抗噪声能力弱的问题。

为实现上述目的及其他相关目的，本发明提供一种soi六晶体管sram单元，所述soi六晶体管sram单元包括：

第一反相器，由第一pmos晶体管及第一nmos晶体管组成；

第二反相器，由第二pmos晶体管及第二nmos晶体管组成；

获取管，由第三nmos晶体管及第四nmos晶体管组成；所述第三nmos管的源极连接至所述第一反相器的输出端及所述第二反相器的输入端，栅极连接至存储器的字线，漏极连接至存储器的位线；所述第四nmos晶体管的源极连接至所述第二反相器的输出端及所述第一反相器的输入端，栅极连接至存储器的字线，漏极连接至存储器的反位线；

其中：

所述第一、第二pmos晶体管及第一、第二nmos晶体管的源极与体区之间均连接有一隧穿二极管；对于pmos晶体管，其源极与所述隧穿二极管的阳极连接，体区与所述隧穿二极管的阴极连接；对于nmos晶体管，其源极与所述隧穿二极管的阴极连接，体区与所述隧穿二极管的阳极连接。

可选地，所述隧穿二极管由p型重掺杂阳极与n型重掺杂阴极连接而成。

可选地，对于pmos晶体管，所述隧穿二极管的p型重掺杂阳极与所述pmos晶体管的p型重掺杂源区共用，所述隧穿二极管的n型重掺杂阴极位于所述p型重掺杂源区底部，并与所述pmos晶体管的体区相接触；对于nmos晶体管，所述隧穿二极管的n型重掺杂阴极与所述nmos晶体管的n型重掺杂源区共用，所述隧穿二极管的p型重掺杂阳极位于所述n型重掺杂源区底部，并与所述nmos晶体管的体区相接触。

可选地，所述p型重掺杂源区及所述n型重掺杂源区上部均形成有金属硅化物。

可选地，所述金属硅化物选自硅化钴及硅化钛中的任意一种。

可选地，所述soi六晶体管sram单元采用自下而上依次包括背衬底、绝缘埋层及顶层硅的soi衬底，各晶体管所在有源区之间通过上下贯穿所述顶层硅的浅沟槽隔离结构隔离。

可选地，所述第三、第四nmos晶体管的源极与体区之间均连接有一隧穿二极管。

可选地，所述第三、第四nmos晶体管中至少有一个采用普通栅nmos管、t型栅nmos管或h型栅nmos管。

本发明还提供一种soi六晶体管sram单元的制作方法，包括如下步骤：

s1：提供一自下而上依次包括背衬底、绝缘埋层及顶层硅的soi衬底，在所述顶层硅中制作浅沟槽隔离结构，定义出有源区；

s2：依据所述有源区的位置在所述顶层硅中制作n阱、第一p阱及第二p阱，其中，所述n阱位于所述第一p阱及第二p阱之间；

s3：在所述n阱中制作第一pmos晶体管及第二pmos晶体管；在所述第一p阱中制作第一nmos晶体管及第三nmos晶体管；在所述第二p阱中制作第二nmos晶体管及第四nmos晶体管；其中，所述第一、第二pmos晶体管及第一、第二nmos晶体管的源极与体区之间均连接有一隧穿二极管；对于pmos晶体管，其源极与所述隧穿二极管的阳极连接，体区与所述隧穿二极管的阴极连接；对于nmos晶体管，其源极与所述隧穿二极管的阴极连接，体区与所述隧穿二极管的阳极连接；

s4：制作金属过孔及相应金属连线，以完成所述存储器单元的制作。

可选地，所述隧穿二极管由p型重掺杂阳极与n型重掺杂阴极连接而成。

可选地，对于pmos晶体管，所述隧穿二极管的p型重掺杂阳极与所述pmos晶体管的p型重掺杂源区共用，所述隧穿二极管的n型重掺杂阴极位于所述p型重掺杂源区底部，并与所述pmos晶体管的体区相接触；对于nmos晶体管，所述隧穿二极管的n型重掺杂阴极与所述nmos晶体管的n型重掺杂源区共用，所述隧穿二极管的p型重掺杂阳极位于所述n型重掺杂源区底部，并与所述nmos晶体管的体区相接触。

可选地，所述步骤s3包括步骤：

s3-1：形成跨越所述第一p阱及所述n阱的第一栅极及跨越所述n阱及第二p阱的第二栅极，并在所述第一p阱预设位置形成第三栅极，在所述第二p阱预设位置形成第四栅极；所述第一栅极为所述第一nmos晶体管及所述第一pmos晶体管所共用；所述第二栅极为所述第二nmos晶体管及所述第二pmos晶体管所共用；

s3-2：在所述第一、第二p阱预设位置进行n型轻掺杂，形成所述第一、第二、第三及第四nmos晶体管的浅n型区；在所述n阱预设位置进行p型轻掺杂，形成所述第一、第二pmos晶体管的浅p型区；

s3-3：在所述第一、第二、第三、第四栅极周围形成侧墙隔离结构；

s3-4：在所述第一、第二p阱预设位置进行p型重掺杂，形成所述p型重掺杂阳极；在所述n阱预设位置进行n型重掺杂，形成所述n型重掺杂阴极；

s3-5：在所述第一、第二p阱中位于所述p型重掺杂阳极上方的区域进行n型重掺杂，形成所述第一、第二nmos晶体管的n型重掺杂源区；在所述n阱中位于所述n型重掺杂阴极上方的区域进行p型重掺杂，形成所述第一、第二pmos晶体管的p型重掺杂源区。

可选地，于所述步骤s3-4中，采用一道在所述第一、第二p阱预设位置设有开口的掩膜版，经由该掩膜版垂直地进行离子注入，完成所述p型重掺杂或所述n型重掺杂。

可选地，所述离子注入的浓度范围是1e15-9e15/cm²。

可选地，于所述步骤s3-4或步骤s3-5中，还包括在所述第一、第二p阱预设位置进行n型重掺杂以形成所述第一、第二、第三、第四nmos晶体管漏极及所述第三、第四nmos晶体管源极，在所述n阱预设位置进行p型重掺杂以形成所述第一、第二pmos晶体管漏极的步骤。

可选地，所述第一nmos晶体管的漏极与所述第三nmos晶体管的源极共用；所述第二nmos晶体管的漏极与所述第四nmos晶体管的源极共用。

可选地，于所述步骤s3中，还包括在所述p型重掺杂源区及所述n型重掺杂源区上部形成金属硅化物的步骤。

可选地，通过在所述p型重掺杂源区及所述n型重掺杂源区上形成金属层，并热处理使所述金属层与其下的si材料反应，生成所述金属硅化物。

可选地，所述热处理的温度范围是700-900℃，时间为50-70秒。

可选地，所述第一nmos晶体管与所述第一pmos晶体管互连形成第一反相器；所述第二nmos晶体管与所述第二pmos晶体管互连形成第二反相器；所述第三nmos管的源极连接至所述第一反相器的输出端及所述第二反相器的输入端，栅极连接至存储器的字线，漏极连接至存储器的位线；所述第四nmos晶体管的源极连接至所述第二反相器的输出端及所述第一反相器的输入端，栅极连接至存储器的字线，漏极连接至存储器的反位线。

如上所述，本发明的soi六晶体管sram单元及其制作方法，具有以下有益效果：所述soi六晶体管sram单元中，组成第一反相器及第二反相器的四个晶体管的源极均嵌有隧穿二极管结构，可以在不增加单元面积的情况下有效抑制pdsoi器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。并且本发明的soi六晶体管sram单元的制作方法还具有制造工艺简单、与现有逻辑工艺完全兼容等优点，单元内部采用中心对称结构，可以降低工艺偏差造成的影响，同时，单元间具有很好的共享结构，可减小单元的有效面积，使其方便形成存储阵列，并进一步减小存储器阵列面积，有利于缩短设计sram芯片的周期。

附图说明

图1显示为本发明的soi六晶体管sram单元的电路原理示意图。

图2显示为本发明的soi六晶体管sram单元中嵌有隧穿二极管结构的pmos晶体管的剖视图。

图3显示为本发明的soi六晶体管sram单元中嵌有隧穿二极管结构的nmos晶体管的剖视图。

图4-图6分别显示为采用普通栅、t型栅及h型栅的nmos晶体管的俯视结构示意图。

图7-图14显示为本发明的soi六晶体管sram单元的制作方法中各步骤所呈现的俯视结构示意图。

图15-图16显示为本发明制作的soi六晶体管sram单元与传统浮体单元的性能对比结果图。

元件标号说明

1第一反相器

101第一pmos晶体管

102第一nmos晶体管

2第二反相器

201第二pmos晶体管

202第二nmos晶体管

3获取管

301第三nmos晶体管

302第四nmos晶体管

4隧穿二极管

41p型重掺杂阳极

42n型重掺杂阴极

5嵌有隧穿二极管的pmos晶体管

51p型重掺杂源区

52pmos晶体管的体区

53pmos晶体管的漏极

54浅p型区

6嵌有隧穿二极管的nmos晶体管

61n型重掺杂源区

62nmos晶体管的体区

63nmos晶体管的漏极

64浅n型区

7金属硅化物

8背衬底

9绝缘埋层

10浅沟槽隔离结构

11栅介质层

12多晶硅层

13侧墙隔离结构

14普通栅

15t型栅

16h型栅

17体接触区

18源区

19漏区

20a，20b，20c，20d有源区

30n阱

40a第一p阱

40b第二p阱

50a第一栅极

50b第二栅极

50c第三栅极

50d第四栅极

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

本发明提供一种soi六晶体管sram单元，请参阅图1，显示为所述soi六晶体管sram单元的电路原理示意图，包括：

第一反相器1，由第一pmos晶体管101及第一nmos晶体管102组成；

第二反相器2，由第二pmos晶体管201及第二nmos晶体管202组成；

获取管3，由第三nmos晶体管301及第四nmos晶体管302组成；所述第三nmos管301的源极连接至所述第一反相器的输出端及所述第二反相器的输入端，栅极连接至存储器的字线wl，漏极连接至存储器的位线bl；所述第四nmos晶体管302的源极连接至所述第二反相器的输出端及所述第一反相器的输入端，栅极连接至存储器的字线，漏极连接至存储器的反位线blb。

作为示例，所述第一pmos晶体管101及第二pmos晶体管201的源极均与电源端vdd连接，漏极分别与所述第一nmos晶体管102及第二nmos晶体管202的漏极相连，作为反相器的输出端。所述第一pmos晶体管101及第二pmos晶体管201的栅极分别与所述第一nmos晶体管102及第二nmos晶体管202的栅极相连，作为反相器的输入端。所述第一nmos晶体管102及第二nmos晶体管202的源极均接地线gnd，以实现第一反相器1及第二反相器2的功能。图1中还示出了第一存储节点q及第二存储节点qb的位置。

特别的，所述第一反相器1及第二反相器2中，所述第一、第二pmos晶体管101、201及第一、第二nmos晶体管102、202的源极与体区之间均连接有一隧穿二极管4；对于pmos晶体管，其源极与所述隧穿二极管的阳极连接，体区与所述隧穿二极管的阴极连接；对于nmos晶体管，其源极与所述隧穿二极管的阴极连接，体区与所述隧穿二极管的阳极连接。

作为示例，请参阅图2及图3，其中，图2显示为嵌有隧穿二极管结构的pmos晶体管5(第一、第二pmos晶体管101、201)的剖视图，图3显示为嵌有隧穿二极管结构的nmos晶体管6(第一、第二nmos晶体管102、202)的剖视图。作为示例，所述隧穿二极管4由p型重掺杂阳极41与n型重掺杂阴极42连接而成。

作为示例，所述soi六晶体管sram单元采用自下而上依次包括背衬底8、绝缘埋层9及顶层硅的soi衬底，各晶体管所在有源区之间通过上下贯穿所述顶层硅的浅沟槽隔离结构10隔离。所述背衬底8包括但不限于si、ge等常规半导体衬底，且可具有一定类型的掺杂。本实施例中，所述背衬底8采用p型si衬底，所述绝缘埋层9采用二氧化硅。

如图2所示，对于pmos晶体管，所述隧穿二极管的p型重掺杂阳极41与所述pmos晶体管的p型重掺杂源区51共用，所述隧穿二极管的n型重掺杂阴极42位于所述p型重掺杂源区51底部，并与所述pmos晶体管的体区52相接触，同时，所述n型重掺杂阴极42的底部与所述绝缘埋层9相接触。

如图3所示，对于nmos晶体管，所述隧穿二极管的n型重掺杂阴极42与所述nmos晶体管的n型重掺杂源区61共用，所述隧穿二极管的p型重掺杂阳极41位于所述n型重掺杂源区61底部，并与所述nmos晶体管的体区62相接触，同时，所述p型重掺杂阳极41的底部与所述绝缘埋层9相接触。

进一步的，所述p型重掺杂源区51及所述n型重掺杂源区61上部均形成有金属硅化物7。所述金属硅化物7包括但不限于硅化钴及硅化钛等导电硅化物，其与所述p型重掺杂源区51或所述n型重掺杂源区61形成欧姆接触。

图2及图3中还分别示出了pmos晶体管的漏极53、浅p型区54、栅极及nmos晶体管的漏极63、浅n型区64、栅极。本实施例中，所述pmos晶体管及nmos管的栅极均包括栅介质层11及形成于所述栅介质层11上的多晶硅层12。所述栅极周围还设有侧墙隔离结构13，所述侧墙隔离结构13将所述浅p型区54或所述浅n型区64部分覆盖。本实施例中，所述pmos晶体管及nmos管的漏极与栅极上部也均形成有金属硅化物7，用于降低漏极及栅极与引出电极之间的接触电阻。

本发明的soi六晶体管sram单元中，组成第一反相器及第二反相器的四个晶体管的源极均嵌有隧穿二极管结构，其中，第一nmos晶体管及第二nmos晶体管的体区通过隧穿二极管正向连接至低电平，第一pmos晶体管及第二pmos晶体管的体区通过隧穿二极管反向连接至高电平，利用隧穿二极管具有隧穿特性的体引出结构，可以在不增加单元面积的情况下有效抑制pdsoi器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。

对于所述获取管3所采用的第三nmos晶体管301及第四nmos晶体管302，其源极与体区之间可均连接有一所述隧穿二极管。需要指出的是，所述获取管3中的nmos晶体管内嵌所述隧穿二极管有利也有弊，可根据具体的应用进行选择。

在另一实施例中，所述第三nmos晶体管301及第四nmos晶体管302中可至少有一个采用普通栅nmos管、t型栅nmos管或h型栅nmos管。如图4-图6所示，分别显示为采用普通栅14、t型栅15及h型栅16的nmos晶体管的俯视结构图，其中栅两侧分别为源区18及漏区19，对于t型栅nmos及h型栅nmos晶体管，还分别具有体接触区17。普通栅nmos管、t型栅nmos管及h型栅nmos管均为本领域所熟知，此处不再赘述。

实施例二

本发明还提供一种soi六晶体管sram单元的制作方法，包括如下步骤：

首先执行步骤s1：提供一自下而上依次包括背衬底、绝缘埋层及顶层硅的soi衬底，在所述顶层硅中制作浅沟槽隔离结构，定义出有源区。

作为示例，如图7所示，定义出四条有源区20a，20b，20c，20d，这四条有源区依次平行排列，各有源区四周形成有浅沟道，所述浅沟道内填充有绝缘材料构成浅沟槽隔离结构。本实施例中，所述绝缘材料为二氧化硅。

然后执行步骤s2：如图8所示，依据所述有源区的位置在所述顶层硅中制作n阱30、第一p阱40a及第二p阱40b，其中，所述n阱30位于所述第一p阱40a及第二p阱40b之间。

具体的，采用离子注入方法形成所述n阱及第一、第二p阱。作为示例，所述n阱采用磷离子注入，所述p阱采用硼离子注入。所述n阱用于制作pmos晶体管，其部分区域作为pmos晶体管的体区；所述第一、第二p阱用于制作nmos晶体管，其部分区域作为nmos晶体管的体区。

再执行步骤s3：如图9至图14所示，在所述n阱30中制作第一pmos晶体管101及第二pmos晶体管201；在所述第一p阱40a中制作第一nmos晶体管102及第三nmos晶体管301；在所述第二p阱40b中制作第二nmos晶体管202及第四nmos晶体管302；其中，图10中采用虚线框示出了各晶体管所在区域。

特别的，所述第一、第二pmos晶体管101、201及第一、第二nmos晶体管201、202的源极与体区之间均连接有一隧穿二极管；对于pmos晶体管，其源极与所述隧穿二极管的阳极连接，体区与所述隧穿二极管的阴极连接；对于nmos晶体管，其源极与所述隧穿二极管的阴极连接，体区与所述隧穿二极管的阳极连接。

作为示例，所述隧穿二极管由p型重掺杂阳极41与n型重掺杂阴极42连接而成。对于pmos晶体管，所述隧穿二极管的p型重掺杂阳极41与所述pmos晶体管的p型重掺杂源区51共用，所述隧穿二极管的n型重掺杂阴极42位于所述p型重掺杂源区51底部，并与所述pmos晶体管的体区相接触，同时，所述n型重掺杂阴极42的底部与所述绝缘埋层相接触。对于nmos晶体管，所述隧穿二极管的n型重掺杂阴极42与所述nmos晶体管的n型重掺杂源区61共用，所述隧穿二极管的p型重掺杂阳极41位于所述n型重掺杂源区61底部，并与所述nmos晶体管的体区相接触，同时，所述p型重掺杂阳极41的底部与所述绝缘埋层相接触。

作为示例，所述步骤s3包括步骤：

s3-1：如图9所示，形成跨越所述第一p阱40a及所述n阱30的第一栅极50a及跨越所述n阱30及第二p阱40b的第二栅极50b，并在所述第一p阱40a预设位置形成第三栅极50c，在所述第二p阱40b预设位置形成第四栅极50d；所述第一栅极50a为所述第一nmos晶体管102及所述第一pmos晶体管101所共用；所述第二栅极50b为所述第二nmos晶体管202及所述第二pmos晶体管201所共用。

具体的，所述第一、第二、第三、第四栅极50a、50b、50c、50d均包括栅介质层及位于所述栅介质层上的多晶硅层。

s3-2：如图11所示，在所述第一、第二p阱40a、40b预设位置进行n型轻掺杂，形成所述第一、第二、第三、第四nmos晶体管102、202、301、302的浅n型区；在所述n阱30预设位置进行p型轻掺杂，形成所述第一、第二pmos晶体管101、201的浅p型区。

需要指出的是，为了图示的方便，图11中仅示出了所述第一、第二nmos晶体管102、202的源区所在区域中的浅n型区64及所述第一、第二pmos晶体管101、201源区所在区域中的浅p型区54。

s3-3：如图12所示，在所述第一、第二、第三、第四栅极50a、50b、50c、50d周围形成侧墙隔离结构13。所述侧墙隔离结构13将所述浅p型区54或所述浅n型区64部分覆盖。

s3-4：如图13所示，在所述第一、第二p阱40a、40b预设位置进行p型重掺杂，形成嵌入所述第一、第二nmos晶体管102、202的隧穿二极管的p型重掺杂阳极64；在所述n阱30预设位置进行n型重掺杂，形成嵌入所述第一、第二pmos晶体管101、201的隧穿二极管的n型重掺杂阴极42。

具体的，采用一道在所述第一、第二p阱预设位置设有开口的掩膜版，经由该掩膜版垂直地进行离子注入，完成所述p型重掺杂或所述n型重掺杂。本实施例中，所述离子注入的浓度范围是1e15-9e15/cm²。通过控制离子注入的能量，使得离子浓度峰值靠近晶体管源区所在区域的下部。

s3-5：如图14所示，在所述第一、第二p阱40a、40b中位于所述p型重掺杂阳极41上方的区域进行n型重掺杂，形成所述第一、第二nmos晶体管102、202的n型重掺杂源区61；在所述n阱30中位于所述n型重掺杂阴极42上方的区域进行p型重掺杂，形成所述第一、第二pmos晶体管101、201的p型重掺杂源区51。

具体的，于所述步骤s3-4或步骤s3-5中，还包括在所述第一、第二p阱40a、40b预设位置进行n型重掺杂以形成所述第一、第二、第三、第四nmos晶体管102、202、301、302漏极及所述第三、第四nmos晶体管301、302源极，在所述n阱30预设位置进行p型重掺杂以形成所述第一、第二pmos晶体管101、201漏极的步骤。

本实施例中，所述第一nmos晶体管102的漏极与所述第三nmos晶体管301的源极共用；所述第二nmos晶体管302的漏极与所述第四nmos晶体管202的源极共用。

进一步的，本步骤中，还包括在所述p型重掺杂源区51及所述n型重掺杂源区61上部形成金属硅化物的步骤(未予图示)。

具体的，通过在所述p型重掺杂源区51及所述n型重掺杂源区61上形成金属层，并热处理使所述金属层与其下的si材料反应，生成所述金属硅化物。本实施例中，所述热处理的温度范围是700-900℃，时间为50-70秒。

具体的，在所述p型重掺杂源区51及所述n型重掺杂源区61上部形成金属硅化物的同时，还可以在所述第一、第二pmos晶体管101、201及第一、第二nmos晶体管102、202的漏极与栅极上部形成金属硅化物，以及在所述第三、第四nmos晶体管301、302的源漏极与栅极上部形成金属硅化物，以降低源漏极及栅极与引出电极之间的接触电阻。

最后执行步骤s4：制作金属过孔及相应金属连线，以完成所述存储器单元的制作。

具体的，所述第一nmos晶体管102与所述第一pmos晶体管101互连形成第一反相器；所述第二nmos晶体管202与所述第二pmos晶体管201互连形成第二反相器；所述第三nmos管301的源极连接至所述第一反相器的输出端及所述第二反相器的输入端，栅极连接至存储器的字线，漏极连接至存储器的位线；所述第四nmos晶体管302的源极连接至所述第二反相器的输出端及所述第一反相器的输入端，栅极连接至存储器的字线，漏极连接至存储器的反位线。

至此，完成了所述soi六晶体管sram单元的制作。本发明的soi六晶体管sram单元的制作方法具有制造工艺简单、与现有逻辑工艺完全兼容等优点，单元内部采用中心对称结构，可以降低工艺偏差造成的影响，同时，单元间具有很好的共享结构，可减小单元的有效面积，使其方便形成存储阵列，并进一步减小存储器阵列面积，适用于对单元面积苛刻、低功耗等场合。

为了验证本发明制作的soi六晶体管sram单元的性能，在130nmsoicmos工艺进行流片，实验结果如图15、16所示；通过图15漏电流对比知，传统浮体单元与本发明的soi六晶体管sram单元的静态功耗分别为191pa和88pa，故本发明的soi六晶体管sram单元相对于传统浮体单元静态功耗降低54％；另外，通过图16对比单元蝶形图结果可知，传统浮体单元对应的静态噪声容限值为199mv，而本发明的soi六晶体管sram单元的静态噪声容限值为250mv，故本发明的soi六晶体管sram单元相对于传统浮体单元晶体噪声容限值提高25％，即单元抗噪声能力提高25％。

综上所述，本发明的soi六晶体管sram单元中，组成第一反相器及第二反相器的四个晶体管的源极均嵌有隧穿二极管结构，可以在不增加器件面积的情况下有效抑制pdsoi器件中的浮体效应以及寄生三极管效应引发的漏功耗和晶体管阈值电压漂移，提高单元的抗噪声能力。并且本发明的soi六晶体管sram单元的制作方法还具有制造工艺简单、与现有逻辑工艺完全兼容等优点，单元内部采用中心对称结构，可以降低工艺偏差造成的影响，同时，单元间具有很好的共享结构，可减小单元的有效面积，使其方便形成存储阵列，并进一步减小存储器阵列面积，有利于缩短设计sram芯片的周期。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。