技术总结
一种半导体器件的制造方法、衬底处理系统及衬底处理装置。可抑制半导体器件的特性偏差。本发明提供一种技术，其具有下述工序：第一研磨工序，对衬底进行研磨，所述衬底在形成有多个布线用槽的第一绝缘膜上成膜有作为金属布线的第一层的金属膜；绝缘膜形成工序，在所述第一研磨工序之后，在所述衬底上形成构成为层合绝缘膜的一部分的第二绝缘膜；第二研磨工序，对所述第二绝缘膜进行研磨；测定工序，在所述第二研磨工序之后，测定所述第二绝缘膜的衬底面内的膜厚分布；和修正工序，在所述第二绝缘膜上，以与所述测定工序所测得的膜厚分布不同的膜厚分布形成构成为所述层合绝缘膜的一部分的第三绝缘膜，修正所述层合绝缘膜的膜厚分布。
技术研发人员：大桥直史;高野智
受保护的技术使用者：株式会社日立国际电气
文档号码：201610099796
技术研发日：2016.02.23
技术公布日：2016.12.07