1.衰减器设备，包括：
基板，其与参考电压耦合；
第一有源器件，其形成在所述基板的第一有源器件区域中，其中所述第一有源器件区域由第一沟槽隔离结构围绕；
第二有源器件，其形成在第二有源器件区域中，其中所述第二有源器件由第二沟槽隔离结构围绕；
其中第三沟槽隔离区域介于所述第一有源器件区域和第二有源器件区域之间以限定所述基板的第一漂浮区域和第二漂浮区域，使得在所述第一有源器件区域与所述第一漂浮区域之间存在第一电容，在所述第一漂浮区域与所述第二漂浮区域之间存在第二电容，并且在所述第二漂浮区域与所述第二有源器件区域之间存在第三电容；
其中所述第一有源器件具有第一工作电压且所述第二有源器件具有第二工作电压，并且其中所述第一工作电压与第二工作电压之间的差小于所述第一工作电压与所述参考电压之间的差。
2.如权利要求1所述的设备，其中所述第一漂浮区域和第二漂浮区域横过所述第三沟槽隔离区域合并，使得跨所述第一电容、第二电容与第三电容的误差电流减小。
3.如权利要求1所述的设备，其中所述第一有源器件和第二有源器件是晶体管。
4.如权利要求3所述的设备，其中所述设备包括衰减器，其中每个所述晶体管均衰减输入信号。
5.如权利要求1所述的设备，其中所述第一电容、第二电容和第三电容串联地连接。
6.如权利要求1所述的设备，进一步包括隔离阱，所述隔离阱围绕所述第一漂浮区域和第二漂浮区域并且通过所述第三隔离区域与所述第一漂浮区域和第二漂浮区域分隔开。
7.如权利要求1所述的设备，其中所述参考电压是地。
8.衰减器设备，包括：
基板，其与参考电压耦合；
第一有源器件，其形成在所述基板的第一有源器件区域中，其中所述第一有源器件区域由第一沟槽隔离结构围绕；
第二有源器件，其形成在第二有源器件区域中，其中所述第二有源器件由第二沟槽隔离结构围绕；
其中第三沟槽隔离区域介于所述第一有源器件区域与第二有源器件区域之间以限定所述基板的第一漂浮区域和第二漂浮区域，使得在所述第一有源器件区域与所述第一漂浮区域之间存在第一电容，在所述第一漂浮区域与所述第二漂浮区域之间存在第二电容，并且在所述第二漂浮区域与所述第二有源器件区域之间存在第三电容；以及
隔离阱，其围绕所述第一漂浮区域和第二漂浮区域且通过所述第三隔离区域与所述第一漂浮区域和第二漂浮区域分隔开，并且其中所述第一漂浮区域和第二漂浮区域经由所述第三隔离区域合并。
9.如权利要求8所述的设备，其中所述第一有源器件具有第一工作电压，并且所述第二有源器件具有第二工作电压，并且其中所述第一工作电压与第二工作电压之间的差小于所述第一工作电压与所述参考电压之间的差。
10.如权利要求8所述的设备，其中所述第一漂浮区域和第二漂浮区域跨所述第三沟槽隔离区域合并，使得跨所述第一电容、第二电容和第三电容的误差电流减小。
11.如权利要求8所述的设备，其中所述第一有源器件和第二有源器件是晶体管。
12.如权利要求11所述的设备，其中所述设备包括衰减器，其中每个所述晶体管均衰减输入信号。
13.如权利要求8所述的设备，其中所述第一电容、第二电容和第三电容串联地连接。
14.如权利要求8所述的设备，进一步包括隔离阱，所述隔离阱围绕所述第一漂浮区域和第二漂浮区域并且通过所述第三隔离区域与所述第一漂浮区域和第二漂浮区域分隔开。
15.集成电路，包括：
多个槽隔离沟槽，其形成在所述集成电路内从而界定多个有源器件区域，其中所述多个有源器件区域中的每一个被隔离；
辅助沟槽，其形成在所述集成电路内从而界定多个漂浮阱，其中所述多个有源器件区域中的每一个均由所述多个漂浮阱中的一个漂浮阱围绕，并且其中所述多个漂浮阱中的每一个都被隔离；
隔离阱，其被配置为接收第一电位；
其中所述多个槽隔离沟槽中的每一个界定所述多个漂浮阱中的一个漂浮阱的内边界；以及
其中所述辅助沟槽被图案化以通过将每个有源器件区域的侧壁电容隔离于所述隔离阱来减小每个有源器件区域的侧壁电容。
16.如权利要求15所述的集成电路，其中所述多个有源器件区域被合并，使得由于相邻的有源器件区域之间的信号引起的位移电流减小。
17.如权利要求15所述的集成电路，其中所述多个有源器件区域包括电连接而形成电路的晶体管。
18.如权利要求15所述的集成电路，其中所述多个有源器件区域包括具有第一晶体管的第一有源区域以及具有第二晶体管的第二有源区域，其中所述第一晶体管与所述第二晶体管相邻，使得第一漂浮阱和第二漂浮阱位于所述第一晶体管与所述第二晶体管之间。
19.如权利要求18所述的集成电路，其中所述第一漂浮阱和所述第二漂浮阱减小所述第一晶体管与所述第二晶体管之间的侧壁电容。
20.如权利要求19所述的集成电路，其中所述第一晶体管的电压信号和所述第二晶体管的电压信号具有相称的电压摆动，使得跨所述第一晶体管与所述第二晶体管之间的相邻侧壁电容的位移电流减小。
21.如权利要求20所述的集成电路，其中所述第一晶体管和第二晶体管是电连接在步进衰减器的电分支内的NMOS晶体管。