一种台面二极管的制作方法

本发明半导体技术领域，尤其涉及一种耐高压应用的台面二极管。

背景技术：

功率半导体器件和大规模集成电路是半导体芯片相互不可替代的两个重要分支。通常功率半导体器件分为功率开关器件（如MOSFET/BJT/IGBT）以及功率整流器件（如Schottky/FRD）等，它们是电源管理系统的基础构件。而所有的电子信息系统，均少不了电源管理系统。在高电压整流应用中，台面结构的PN结二极管仍然在广泛采用。通过化学腐蚀的方式腐蚀出沟槽台面，然后在台面上填充特殊的钝化玻璃介质，对裸露于沟槽台面上的PN结进行保护。然而，对于以化学腐蚀方式获得的沟槽台面，要很好地控制PN结的台面斜角等沟槽形貌的一致性比较困难，电场强度在沟槽台面与PN结交界的表面处比较集中，这将会影响PN结的击穿电压，特别是高压应用时，影响更显严重。

为减小所述台面PN结表面电场集中效应以获得高性能的击穿电压特性，可采取减小形成PN结的半导体材料的掺杂浓度。可随之而来的副效应是：半导体的掺杂越低，在半导体位于沟槽台面表面附近形成导电类型相反的反型层的概率加大，即：容易形成“反型导电沟道”，将导致PN结漏电流显著增加，在高温下，PN结器件的可靠性将严重退化。玻璃钝化材料与半导体之间表面处的界面电荷诱发了所述沟道的形成。如果界面电荷为负，将有可能在形成PN结的N型半导体一侧形成p型沟道；如果界面电荷为正，将有可能在形成PN结的P型半导体一侧形成n型沟道。界面电荷的极性，依赖于沟槽内所填充的玻璃介质的特性和制造工艺条件。对于反向击穿电压大于1000V的应用，形成PN结的N型半导体和P型半导体的掺杂浓度均较低，所述沟道形成的概率就越大。

工业界在制作沟槽时，通常采用HNO₃-HF-HAC系化学腐蚀的方法进行沟槽腐蚀，该方法简便，处理批量大，成本低。但是在实际的工艺过程中，在图1中标号A所示部位（即沟槽与上表面交界的部位）形状比较尖锐，玻璃熔融状态下，在该尖锐部分的粘附性变差，导致此处的玻璃比较薄，甚至不能完全覆盖沟槽，PN结裸露在外。在后续工艺过程中，如化学镀Ni，以及封装过程中，H2O汽、金属离子沾污等从此部位引入碱金属如Na+沾污，进入钝化玻璃介质与沟槽台面界面之间，进而恶化二极管的特性。特别是高压应用时，影响更严重。

技术实现要素：

为了解决上述问题，本发明通过提出一种台面二极管的双沟槽结构和反型沟道阻断部设计，来提高半导体PN结台面二极管的特性和可靠性，特别是在高电压应用场合。

一种台面二极管，包括具有主沟槽的台面结构、覆盖在所述主沟槽的表面的钝化层，所述台面结构的PN结至少部分裸露于所述主沟槽的表面；其特征在于：所述台面结构还包括副沟槽，所述副沟槽设于所述主沟槽和所述电极之间，所述钝化层由所述主沟槽的表面延伸至所述副沟槽的表面并且覆盖所述副沟槽的表面。

作为优选，所述副沟槽的深度小于所述主沟槽的深度。

作为优选，所述副沟槽和所述主沟槽之间设有反型沟道阻断部。

作为优选，所述台面结构包括用于形成所述PN结的N区和P区，所述电极包括由所述P区引出的阳极和由所述N区引出的阴极；所述主沟槽和所述副沟槽形成于所述P区，所述副沟槽与所述PN结之间设有隔离部。

作为优选，所述P区包括与N区接触的P-区和设于所述P-区顶部的P+区；所述主沟槽和所述副沟槽之间的P+区形成所述反型沟道阻断部。

作为优选，所述副沟槽的深度小于P+区的厚度。

作为优选，所述N区包括与所述P区接触的N-区，所述N-区的底部设有N+区，所述阴极由所述N+区引出。

作为优选，所述钝化层为玻璃钝化层。

本发明通过采用双沟槽结构和反型沟道阻断部设计，提高了台面二极管的特性和可靠性，特别是在高压应用场合下。由于采用了双沟槽结构，对沟槽的形貌的技术要求可以进一步放宽，便于大规模制造。

附图说明

图1现有技术单沟槽台面二极管结构剖面图。

图2本发明的台面二极管结构剖面图。

图3本发明的台面二极管工作原理示意图。

具体实施方式

下面将结合附图对本发明的实施方式进行详细描述。

本发明的台面二极管结构，包括具有主沟槽8的台面结构，其剖面结构如图2所示。

N型衬底硅片，其衬底电阻率在30-40Ω•cm范围，厚度约280μm。在高温下，N型衬底硅片的上表面由铝和硼杂质同时高温扩散形成P+区(硼的表面浓度约为10²⁰原子/cm³数量级)和P-区， P+和P-区的厚度之和大约为95μm。N型衬底硅片的下表面进行N型杂质磷扩散形成厚度约55-60μm的N+区(磷的表面浓度10²⁰原子/cm³数量级)，中间的N-区厚度约110μm。

通过众所周知的光刻、化学腐蚀等技术，刻蚀出主沟槽8。 PN结在主沟槽8表面上将被暴露在外。为了保护PN结，工业界采用很多方法，如刀刮法、电泳法、光阻玻璃法等技术，在主沟槽8表面上涂覆保护玻璃作为钝化层1，将PN结与外界进行隔离保护。然后通常通过化学镀的方法，镀上金属Ni、 Au等，形成二极管的阳极2和阴极3。芯片制成后，再经过封装形成成品二极管整流器件。

本发明除了被钝化层1覆盖保护的主沟槽外8，引入了一个副沟槽4作为补充。钝化层1由主沟槽8的表面延伸至副沟槽4的表面，并将副沟槽4的表面覆盖。覆盖副沟槽4和主沟槽8的钝化层1连结在一起。副沟槽4的深度小于主沟槽8的深度，并且副沟槽4和主沟槽8之间具有一定的间隔，使得在主沟槽8和副沟槽4之间具有一个P+型的区域，该区域形成了反型沟道阻断部5，与PN结保持一定的距离。

假如半导体的掺杂浓度为10¹⁸,10¹⁷,10¹⁶原子/cm³量级，如果表面电荷分布在10¹²,10¹¹,10¹⁰电荷/cm²量级，即有可能产生反型沟道。如果表面电荷是正电荷(如Na+沾污)，则在P型区域产生反型沟道。如果表面电荷是负电荷，则在N型区域产生反型沟道。尽管理论上良好的工艺控制可以控制表面电荷的密度，但是表面电荷密度极易受到生产过程中各种沾污的影响。

如图3，在主沟槽8内，半导体与钝化玻璃的界面存在正电荷7，当正电荷7的密度达到一定值后，在P-区与钝化层1的界面附近将产生n型沟道。当PN结反向偏置时，n型沟道从PN结空间势垒区6一直延伸到位于P-区的主沟槽8表面。而P+区的掺杂浓度高，即使玻璃钝化层中有正电荷，也不容易导致P+区形成n-type 反型沟道。副沟槽4将n型沟道与电极2隔离开，使得n型沟道的终止于反型沟道阻断部5。反向漏电流将减小，高温特性将会被改善。

除此之外，由于反型沟道阻断部5的形貌比较平缓，可以改善钝化层1的玻璃与半导体硅表面的粘附，对主沟槽8表面(PN结界面)进行更致密的保护。实际工艺中，图1中标号A所示区域，玻璃钝化层的粘附容易出问题。而在图2所示的双沟槽结构中，钝化层1的玻璃通过副沟槽4的过渡再进入主沟槽的PN结，易于形成致密的玻璃钝化层。而此时副沟槽4内，靠近电极2的交界部位的形貌变得不那么重要。从这个意义上将，本发明的双沟槽结构，放松了对沟槽形貌的要求，更有利于生产制造。