可重构环形天线中的异质Ge基PIN二极管串的制备方法与流程

本发明涉及半导体器件制造技术领域，特别涉及一种可重构环形天线中的异质Ge基PIN二极管串的制备方法。

背景技术：

拥有性能可调节能力的可重构天线具备小型化和多功能化的特点，它在当今无线通讯系统中受到越来越多的关注。通过动态改变天线的物理结构或尺寸，能改变其表面的电流分布，从而获得天线的工作频率，辐射方向和极化等特性参数的可重构性，由此实现多个天线的工作频率，辐射方向和极化等特性参数的可重构性，由此实现多个天线的功能，这相当于多个天线共用一个物理口径。可重构天线自提出以来，时至今日已经取得了很多相关的成果，具有广泛应用价值。

目前，市面上有一类频率可重构天线，其重要构成部件PIN二极管采用的材料均为体硅材料，此材料存在本征区载流子迁移率较低问题，影响PIN二极管本征区载流子浓度，进而影响其固态等离子体浓度；并且该结构的P区与N区大多采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响PIN二极管的电学性能，导致固态等离子体浓度和分布的可控性差。

因此，选择何种材料及工艺来制作一种合适材料的二极管串以应用于环形频率可重构天线，是亟待解决的问题。

技术实现要素：

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种可重构环形天线中的异质Ge基PIN二极管串的制备方法。

具体的，本发明实施例提供一种可重构环形天线中的异质Ge基PIN二极管串的制备方法，所述异质Ge基等离子PIN二极管用于制作可重构环形天线，所述环形天线包括：半导体基片(1)；介质板(2)；第一等离子PIN二极管环(3)、第二等离子PIN二极管环(4)、第一直流偏置线(5)及第二直流偏置线(6)，均设置于所述半导体基片(1)上；耦合式馈源(7)，设置于所述介质板(2)上；所述第一PIN二极管环(3)、所述第二PIN二极管环(4)、所述第一直流偏置线(5)及所述第二直流偏置线(6)均采用半导体工艺制作在所述半导体基片(1)上；

所述制备方法包括步骤：

(a)选取某一晶向的GeOI衬底，并在所述GeOI衬底内设置隔离区；

(b)刻蚀所述GeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述GeOI衬底的顶层Ge的厚度；

(c)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；

(d)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；

(e)填充所述P型沟槽和所述N型沟槽。

(f)在所述GeOI衬底上形成引线以制备所述异质Ge基PIN二极管，由多个所述异质Ge基PIN二极管依次首尾相连构成所述异质Ge基PIN二极管串。

进一步地，在上述实施例的基础上，在GeOI衬底上设置隔离区，包括：

(a1)在所述GeOI表面形成第一保护层；

(a2)利用光刻工艺在所述第一保护层上形成第一隔离区图形；

(a3)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述GeOI衬底的顶层Ge的厚度；

(a4)填充所述隔离槽以形成所述Ge基PIN二极管的所述隔离区。

进一步地，在上述实施例的基础上，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，步骤(a1)包括：

(a11)在所述GeOI衬底表面生成二氧化硅以形成第一二氧化硅层；

(a12)在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。

进一步地，在上述实施例的基础上，步骤(b)包括：

(b1)在所述GeOI衬底表面形成第二保护层；

(b2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；

(b3)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述GeOI衬底以形成所述P型沟槽和所述N型沟槽。

进一步地，在上述实施例的基础上，所述第二保护层包括第二二氧化硅层和第二氮化硅层；相应地，步骤(b1)包括：

(b11)在所述GeOI衬底表面生成二氧化硅以形成第二二氧化硅层；

(b12)在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。

进一步地，在上述实施例的基础上，步骤(e)包括：

(e1)利用多晶SiGe填充所述P型沟槽和所述N型沟槽；

(e2)平整化处理所述GeOI衬底后，在所述GeOI衬底上形成多晶SiGe层；

(e3)光刻所述多晶SiGe层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成P型有源区和N型有源区且同时形成P型接触区和N型接触区；

(e4)去除光刻胶；

(e5)利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶SiGe层。

进一步地，在上述实施例的基础上，步骤(f)包括：

(f1)在所述GeOI衬底上生成二氧化硅；

(f2)利用退火工艺激活有源区中的杂质；

(f3)在所述P型接触区和所述N型接触区光刻引线孔以形成引线；

(f4)钝化处理并光刻PAD以形成所述Ge基PIN二极管。

进一步地，在上述实施例的基础上，所述第一PIN二极管环(3)包括第一PIN二极管串(8)，所述第二PIN二极管环(4)包括第二PIN二极管串(9)，且所述第一PIN二极管环(3)及所述第二PIN二极管环(4)的周长等于其所要接收信号的电磁波波长。

进一步地，在上述实施例的基础上，所述耦合式馈源(7)制作在所述介质板(2)上且其上表面为金属微带贴片(10)，下表面为金属接地板(11)。

进一步地，在上述实施例的基础上，所述金属微带贴片(10)包括主枝节(12)、第一分枝节(13)及第二分枝节(14)。

进一步地，在上述实施例的基础上，所述主枝节(12)的宽度和所述介质板(2)的厚度由所述耦合式馈源(7)的50Ω阻抗匹配决定，所述第一分枝节(13)及所述第二分枝节(14)的长度和宽度分别由天线的阻抗匹配决定。

本发明提供的可重构环形天线中的异质Ge基PIN二极管串的制备方法具备如下优点：

(1)PIN二极管所使用的异质Ge基材料，由于其高迁移率和大载流子寿命的特性，能有效提高了PIN二极管的固态等离子体浓度；

(2)PIN二极管的P区与N区采用了基于刻蚀的深槽刻蚀的多晶硅镶嵌工艺，该工艺能够提供突变结pi与ni结，并且能够有效地提高pi结、ni结的结深，使固态等离子体的浓度和分布的实现很好的可控性；

(3)PIN二极管采用了一种基于刻蚀的深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。

附图说明

下面将结合附图，对本发明的具体实施方式进行详细的说明。

图1为本发明实施例的一种可重构环形天线的结构示意图；

图2为本发明实施例的一种异质Ge基PIN二极管串的制备方法流程图；

图3为本发明实施例提供的一种可重构环形天线的半导体基片结构示意图；

图4为本发明实施例提供的一种环形天线的介质板结构示意图；

图5是本发明实施例提供的一种异质Ge基PIN二极管的结构示意图；

图6是本发明实施例提供的一种异质Ge基PIN二极管串的结构示意图；

图7a-图7r为本发明实施例的另一种异质Ge基PIN二极管的制备方法示意图；

图8为本发明实施例的另一种异质Ge基PIN二极管的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

本发明提出了一种适用于形成固态等离子体可重构天线的异质Ge基等离子PIN二极管串的制备方法。该异质Ge基等离子PIN二极管是基于绝缘衬底上的SiGe形成横向PIN二极管，其在加直流偏压时，直流电流会在其表面形成自由载流子(电子和空穴)组成的固态等离子体，该等离子体具有类金属特性，即对电磁波具有反射作用，其反射特性与表面等离子体的微波传输特性、浓度及分布密切相关。

横向固态等离子PIN二极管等离子可重构天线可以是由横向固态等离子PIN二极管按阵列排列组合而成，利用外部控制阵列中的固态等离子PIN二极管选择性导通，使该阵列形成动态固态等离子体条纹、具备天线的功能，对特定电磁波具有发射和接收功能，并且该天线可通过阵列中固态等离子PIN二极管的选择性导通，改变固态等离子体条纹形状及分布，从而实现天线的重构，在国防通讯与雷达技术方面具有重要的应用前景。

以下，将对本发明制备的异质Ge基固态等离子PIN二极管的工艺流程作进一步详细描述。在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。

实施例一

本发明实施例提供一种可重构环形天线中的异质Ge基PIN二极管串的制备方法，所述异质Ge基等离子PIN二极管用于制作可重构环形天线。请参考图1，图1为本发明实施例的一种可重构环形天线的结构示意图；所述环形天线包括：半导体基片(1)；介质板(2)；第一等离子PIN二极管环(3)、第二等离子PIN二极管环(4)、第一直流偏置线(5)及第二直流偏置线(6)，均设置于所述半导体基片(1)上；耦合式馈源(7)，设置于所述介质板(2)上；

请参考图2，图2为本发明实施例的一种异质Ge基等离子PIN二极管的制备方法流程图。所述制备方法包括步骤：

(a)选取某一晶向的GeOI衬底，在GeOI衬底上设置隔离区；

其中，对于步骤(a)，采用GeOI衬底的原因在于，对于固态等离子天线由于其需要良好的微波特性，而固态等离子PIN二极管为了满足这个需求，需要具备良好的隔离特性和载流子即固态等离子体的限定能力，而GeOI衬底由于其具有能够与隔离槽方便的形成PIN隔离区域、二氧化硅(SiO₂)也能够将载流子即固态等离子体限定在顶层硅中，所以优选采用GeOI作为固态等离子PIN二极管的衬底。且SiGe材料的载流子迁移率比较大，故可提高器件性能。

(b)刻蚀所述GeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述GeOI衬底的顶层Ge的厚度；

(c)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；

(d)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；这样做的好处在于：可以防止沟槽侧壁的突起形成电场集中区域，造成Pi和Ni结击穿。

(e)填充所述P型沟槽和所述N型沟槽。

(f)在所述GeOI衬底上形成引线以制备所述异质Ge基PIN二极管，由多个所述异质Ge基PIN二极管依次首尾相连构成所述异质Ge基PIN二极管串。

进一步地，在上述实施例的基础上，请参考图3，图3为本发明实施例提供的一种可重构环形天线的半导体基片结构示意图。所述第一等离子PIN二极管环(3)包括第一等离子PIN二极管串(8)，所述第二等离子PIN二极管环(4)包括第二等离子PIN二极管串(9)，且所述第一等离子PIN二极管环(3)及所述第二等离子PIN二极管环(4)的周长等于其所要接收信号的电磁波波长，并且，在所述第一等离子PIN二极管串(8)及所述第二等离子PIN二极管串(9)两端设置有第一直流偏置线(5)及第二直流偏置线(6)。

进一步地，在上述实施例的基础上，请参考图4，图4为本发明实施例提供的一种环形天线的介质板结构示意图；所述耦合式馈源(7)制作在所述介质板(2)上且其上表面为金属微带贴片(10)，下表面为金属接地板(11)，所述金属微带贴片(10)包括主枝节(12)、第一分枝节(13)及第二分枝节(14)。

主枝节(12)宽度和介质板(2)厚度由馈源的阻抗匹配决定，另外耦合到内外环的能量越大，则主枝节(12)宽度越大。第一分枝节(13)及第二分枝节(14)长度和宽度由天线的阻抗匹配决定，可通过第一分枝节(13)及第二分枝节(14)长度和宽度变化调节天线的驻波。半导体基片和介质板之间的距离由天线的增益决定。

请参考图5和图6。图5是本发明实施例提供的一种异质Ge基等离子PIN二极管的结构示意图；图6是本发明实施例提供的一种异质Ge基等离子PIN二极管的结构示意图；如图5所示，每个等离子PIN二极管串中包括多个等离子PIN二极管，且这些等离子PIN二极管串行连接。该等离子PIN二极管由P+区27、N+区26和本征区22组成，第一金属接触区23位于P+区27处，第二金属接触区24位于N+区26处，处于等离子PIN二极管串的一端的等离子PIN二极管的金属接触区23连接至直流偏置的正极，处于等离子PIN二极管串的另一端的等离子PIN二极管的金属接触区24，通过施加直流电压可使整个等离子PIN二极管串中所有等离子PIN二极管处于正向导通状态。当利用等离子PIN二极管正向偏置激发固态等离子体时，可用于天线的电磁辐射。而等离子PIN二极管不加偏置关闭时，则呈现半导体介质状态，可解决天线间的互耦问题，更利于可重构天线的设计。

进一步地，在上述实施例的基础上，在GeOI衬底上设置隔离区，包括：

(a1)在所述GeOI表面形成第一保护层；

(a2)利用光刻工艺在所述第一保护层上形成第一隔离区图形；

(a3)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述GeOI衬底的顶层Ge的厚度；

(a4)填充所述隔离槽以形成所述Ge基PIN二极管的所述隔离区。

进一步地，在上述实施例的基础上，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，步骤(a1)包括：

在所述GeOI衬底表面生成二氧化硅以形成第一二氧化硅层；并且，在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。这样做的好处在于，利用二氧化硅(SiO₂)的疏松特性，将氮化硅(SiN)的应力隔离，使其不能传导进顶层SiGe，保证了顶层SiGe性能的稳定；基于氮化硅(SiN)与SiGe在干法刻蚀时的高选择比，利用氮化硅(SiN)作为干法刻蚀的掩蔽膜，易于工艺实现。当然，可以理解的是，保护层的层数以及保护层的材料此处不做限制，只要能够形成保护层即可。

进一步地，在上述实施例的基础上，步骤(b)包括：

(b1)在所述GeOI衬底表面形成第二保护层；

(b2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；

(b3)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述GeOI衬底以形成所述P型沟槽和所述N型沟槽。

其中，P型沟槽和N型沟槽的深度大于第二保护层厚度且小于第二保护层与衬底顶层SiGe厚度之和。优选地，该P型沟槽和N型沟槽的底部距衬底的顶层SiGe底部的距离为0.5微米～30微米，形成一般认为的深槽，这样在形成P型和N型有源区时可以形成杂质分布均匀、且高掺杂浓度的P、N区和和陡峭的Pi与Ni结，以利于提高i区等离子体浓度。

进一步地，在上述实施例的基础上，所述第二保护层包括第二二氧化硅层和第二氮化硅层；相应地，步骤(b1)包括：

在所述GeOI衬底表面生成二氧化硅以形成第二二氧化硅层；在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。这样做的好处类似于第一保护层的作用，此处不再赘述。

进一步地，在上述实施例的基础上，步骤(e)包括：

(e1)利用多晶SiGe填充所述P型沟槽和所述N型沟槽；

(e2)平整化处理所述GeOI衬底后，在所述GeOI衬底上形成多晶SiGe层；

(e3)光刻所述多晶SiGe层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成P型有源区和N型有源区且同时形成P型接触区和N型接触区；

(e4)去除光刻胶；

(e5)利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶SiGe层。

其中，形成第一有源区的目的在于：在沟槽的侧壁形成一层均匀的重掺杂区域，该区域即为Pi和Ni结中的重掺杂区，而第一有源区的形成具有如下几个好处，以槽中填入多晶硅作为电极为例说明，第一、避免了多晶硅与SiGe之间的异质结与Pi和Ni结重合，导致的性能的不确定性；第二、可以利用多晶硅中杂质的扩散速度比较快的特性，进一步向P和N区扩散，进一步提高P和N区的掺杂浓度；第三、这样做防止了在多晶硅工艺过程中，多晶硅生长的不均性造成的多晶硅与槽壁之间形成空洞，该空洞会造成多晶硅与侧壁的接触不好，影响器件性能。

进一步地，在上述实施例的基础上，步骤(f)包括：

(f1)在所述GeOI衬底上生成二氧化硅；

(f2)利用退火工艺激活有源区中的杂质；

(f3)在所述P型接触区和所述N型接触区光刻引线孔以形成引线；

(f4)钝化处理并光刻PAD以形成所述Ge基PIN二极管。

实施例二

请参见图7a-图7r，图7a-图7r为本发明实施例的一种异质Ge基等离子pin二极管的制备方法示意图，在上述实施例一的基础上，以制备沟道长度为22nm(固态等离子区域长度为100微米)的GeOI基固态等离子PIN二极管为例进行详细说明，具体步骤如下：

步骤1，衬底材料制备步骤：

(1a)如图7a所示，选取(100)晶向，掺杂类型为p型，掺杂浓度为1014cm-3的GeOI衬底片101，顶层Ge的厚度为50μm；

(1b)如图7b所示，采用化学气相沉积(Chemical vapor deposition，简称CVD)的方法，在GeOI衬底上淀积一层40nm厚度的第一SiO₂层201；

(1c)采用化学气相淀积的方法，在衬底上淀积一层2μm厚度的第一Si₃N₄/SiN层202；

步骤2，隔离制备步骤：

(2a)如图7c所示，通过光刻工艺在上述保护层上形成隔离区，湿法刻蚀隔离区第一Si₃N₄/SiN层202，形成隔离区图形；采用干法刻蚀，在隔离区形成宽5μm，深为50μm的深隔离槽301；

(2b)如图7d所示，采用CVD的方法，淀积SiO₂ 401将该深隔离槽填满；

(2c)如图7e所示，采用化学机械抛光(Chemical Mechanical Polishing，简称CMP)方法，去除表面第一Si₃N₄/SiN层202和第一SiO₂层201，使GeOI衬底表面平整；

步骤3，P、N区深槽制备步骤：

(3a)如图7f所示，采用CVD方法，在衬底上连续淀积延二层材料，第一层为300nm厚度的第二SiO₂层601，第二层为500nm厚度的第二Si₃N₄/SiN层602；

(3b)如图7g所示，光刻P、N区深槽，湿法刻蚀P、N区第二Si₃N₄/SiN层602和第二SiO₂层601，形成P、N区图形；采用干法刻蚀，在P、N区形成宽4μm，深5μm的深槽701，P、N区槽的长度根据在所制备的天线中的应用情况而确定；

(3c)如图7h所示，在850℃下，高温处理10分钟，氧化槽内壁形成氧化层801，以使P、N区槽内壁平整；

(3d)如图7i所示，利用湿法刻蚀工艺去除P、N区槽内壁的氧化层801。

步骤4，P、N接触区制备步骤：

(4a)如图7j所示，采用CVD的方法，在P、N区槽中淀积多晶SiGe1001，并将沟槽填满；

(4b)如图7k所示，采用CMP，去除表面多晶SiGe1001与第二Si₃N₄/SiN层602，使表面平整；

(4c)如图7l所示，采用CVD的方法，在表面淀积一层多晶SiGe1201，厚度为200～500nm；

(4d)如图7m所示，光刻P区有源区，采用带胶离子注入方法进行p+注入，使P区有源区掺杂浓度达到0.5×1020cm-3，去除光刻胶，形成P接触1301；

(4e)光刻N区有源区，采用带胶离子注入方法进行n+注入，使N区有源区掺杂浓度为0.5×1020cm^-3，去除光刻胶，形成N接触1302；

(4f)如图7n所示，采用湿法刻蚀，刻蚀掉P、N接触区以外的多晶SiGe1201，形成P、N接触区；

(4g)如图7o所示，采用CVD的方法，在表面淀积SiO₂1501，厚度为800nm；

(4h)在1000℃，退火1分钟，使离子注入的杂质激活、并且推进多晶SiGe中杂质；

步骤5，构成PIN二极管步骤：

(5a)如图7p所示，在P、N接触区光刻引线孔1601；

(5b)如图7q所示，衬底表面溅射金属，在750℃合金形成金属硅化物1701，并刻蚀掉表面的金属；

(5c)衬底表面溅射金属，光刻引线；

(5d)如图7r所示，淀积Si₃N₄/SiN形成钝化层1801，光刻PAD，形成PIN二极管，作为制备固态等离子天线材料。

本实施例中，上述各种工艺参数均为举例说明，依据本领域技术人员的常规手段所做的变换均为本申请之保护范围。

本发明制备的应用于固态等离子可重构天线的PIN二极管，首先，所使用的锗材料，由于其高迁移率和大载流子寿命的特性，提高了PIN二极管的固态等离子体浓度；另外，Ge基PIN二极管的P区与N区采用了基于刻蚀的深槽刻蚀的多晶SiGe镶嵌工艺，该工艺能够提供突变结pi与ni结，并且能够有效地提高pi结、ni结的结深，使固态等离子体的浓度和分布的可控性增强，有利于制备出高性能的等离子天线；其次，锗材料由于其氧化物GeO热稳定性差的特性，P区和N区深槽侧壁平整化的处理可在高温环境自动完成，简化了材料的制备方法；再次，本发明制备的应用于固态等离子可重构天线的GeOI基PIN二极管采用了一种基于刻蚀的深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。

实施例三

请参照图3，图3为本发明实施例的异质Ge基等离子PIN二极管的器件结构示意图。该异质Ge基等离子PIN二极管采用上述如图1所示的制备方法制成，具体地，该Ge基等离子PIN二极管在GeOI衬底301上制备形成，且pin二极管的P区304、N区305以及横向位于该P区304和该N区305之间的I区均位于该GeOI衬底的顶层Ge302内。其中，该PIN二极管可以采用STI深槽隔离，即该P区304和该N区305外侧各设置有一隔离槽303，且该隔离槽303的深度大于等于该顶层Ge302的厚度。

综上所述，本文中应用了具体个例对本发明异质Ge基PIN二极管串及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。