本发明一般而言涉及通信连接器，并且更具体地涉及诸如可表现出改进的回波损耗和/或插入损耗性能的模块化插头之类的通信连接器。
背景技术：
许多硬连线通信系统使用插头和插座连接器将通信线缆连接到另一通信线缆或一件装置，诸如计算机、打印机、服务器、交换机或接插板。作为例子，高速通信系统通常使用这种插头和插座连接器将计算机、打印机和其它设备连接到局域网和/或诸如互联网的外部网络。图1绘出了这种硬连线高速通信系统的高度简化的例子，其图示了可以如何使用插头和插座连接器将计算机11互连到例如网络服务器20。
如图1所示，计算机11通过线缆12连接到安装在壁板19中的通信插座15。线缆12是在其每一端包括通信插头13、14的接插线。通常，线缆12包括八个绝缘导体。如图1所示，插头14插入到通信插座15前侧的开口或“插头孔”16中，使得通信插头14的触点21或“插头叶片”与通信插座15的相应触点配对。如果线缆12包括八个导体，则通信插头14和通信插座15将通常各自具有八个触点。通信插座15在其后端处包括导线连接组件17，导线连接组件17接纳来自第二线缆18的多个导体(例如，八个)，这些导体被单独地压入到导线连接组件17中的槽中，以在第二线缆18的每个导体与通过通信插座15的多个导电路径中的相应一个路径之间建立机械连接和电连接。第二线缆18的另一端连接到可以位于例如商业办公楼的电信室中的网络服务器20。通信插头13类似地插入到在计算机11的背面提供的第二通信插座(图1中未示出)的插头孔中。因此，接插线12、线缆18和通信插座15在计算机11和网络服务器20之间提供多条电路径。可以使用这些电路径在计算机11和网络服务器20之间传送电信息信号。
当信号在通信线缆中的导体(例如，绝缘铜线)上传输时，来自外部源的电噪声可能被导体拾取，从而使信号的质量恶化。为了抵消这些噪声源，上述通信系统中的信息信号通常在设备之间在一对导体(以下称为“差分对”或简称“对”)上而不是在单个导体上传输。每个差分对的两个导体在通信线缆和接插线中紧密地扭绞在一起，使得八个导体被布置为四个扭绞的差分导体对。在差分对的每个导体上传输的信号具有相等的幅度但是相反的相位，并且信息信号被嵌入为在该对的两个导体上承载的信号之间的电压差。当信号在扭绞的差分导体对上传输时，差分对中的每个导体通常从这些外部源拾取大约相同量的噪声。因为大约相等量的噪声被添加到由扭绞的差分对的两个导体承载的信号，因此信息信号通常不被干扰，因为信息信号是通过对在差分对的两个导体上承载的信号取差而提取的，并且这种减法处理可以基本上消除噪声信号。
再次参考图1，可以看出，一系列插头、插座和线缆片段将计算机11连接到服务器20。每个插头、插座和线缆片段包括四个差分对，并且因此总共四条差分传输线被提供在计算机11和服务器20之间，这些差分传输线可以被用于在其间承载两路通信(例如，差分对中的两个可以被用于从计算机11向服务器20承载信号，而另外两个可以被用于从服务器20向计算机11承载信号)。遗憾的是，每个插头-插座连接(例如，插头14与插座15配接的位置)内导体和接触结构的接近性可以产生电容性的和/或电感性的耦合。连接器中的这些电容性和电感性的耦合(以及可能在线缆中出现的类似耦合)会引起称为“串扰”的另一种噪声。
具体而言，“串扰”是指来自在第二“干扰”差分对上传输的信号的、电容性和/或电感性地耦合到第一“受害”差分对的导体上的不期望的信号能量。所感应的串扰可以包括近端串扰(next)和远端串扰(fext)两者，其中近端串扰是在与相同位置处的源对应的输入位置处测得的串扰(即如下的串扰，该串扰的感应电压信号在与发起的产生干扰的信号的方向相反的方向上在不同路径中行进)，远端串扰是在与输入位置处的源对应的输出位置处测得的串扰(即如下的串扰，该串扰的信号在与产生干扰的信号相同的方向上在不同路径中行进)。两种类型的串扰都包括干扰在受害差分对上传输的信息信号的不期望的噪声信号。
虽然可以显著减少通信线缆片段内的串扰的影响的方法是可用的，但是多年前采用并且仍然有效以便维持向后兼容性的通信连接器配置一般不维持每个差分对的导体的几何形状和布置，以便最小化连接器硬件中的差分对之间的串扰耦合。例如，根据电信工业协会于2009年8月11日批准的ansi/tia-568-c.2标准(也称为类别6a标准)，在模块化插头的叶片与模块化插座的触点配接的连接区域(本文称为“插头-插座配接区域”)中，八个导体1-8必须在一行中对齐，这八个导体1-8布置成如图2中所描绘的那样指定的四个差分对。如从图2清楚的，八个导体1-8的这种布置将导致差分对之间的不相等的耦合，并且因此在行业标准化通信系统中的每个连接器中都引入了next和fext。
随着通信系统的操作频率增加，插头和插座连接器中的串扰已变成更显著的问题。为了解决这个问题，现在通信插座通常包括补偿串扰电路，该补偿串扰电路引入补偿串扰，该补偿串扰用于抵消作为行业标准化连接器配置的结果而在插头-插座配接区域中引入的大部分“侵入(offending)”串扰。最初，开发了所谓的“单级”串扰补偿电路，其可以抵消在插头-插座连接器中生成的“侵入”串扰，因为比起第一差分对的第二导体，第一差分对的第一导体与第二差分对的两个导体中的第一导体更多地耦合。通常，这些单级串扰补偿电路通过配置插座来实现，使得第一差分对的第二导体稍后将在插座中与第二差分对的两个导体中的第一导体耦合，以提供“补偿”串扰信号。由于差分对的第一导体和第二导体承载相等幅度但相反相位的信号，因此，只要以这种方式感应出的“补偿”串扰信号的幅度等于“侵入”串扰信号的幅度，那么稍后在插座中引入的补偿串扰信号就可以基本上抵消侵入串扰信号。
虽然上述“单级”串扰补偿电路在抵消针对低频信号(例如，低于100mhz)的大部分串扰方面一般而言是有效的，然而，随着行业转向更高频率的信号，侵入串扰信号与补偿串扰信号之间的相位改变变得更加显著，使得实现足够的串扰补偿变难。因此，“多级”串扰补偿方案的使用变得普遍。这种串扰方案在adriaenssens等人的美国专利no.5,997,358中描述，其全部内容通过引用并入本文，如同在本文中完整阐述一样。
目前，业内正在开展工作以开发类别8标准，该标准将指定用于可以在更高频率下操作的更高数据速率的通信插头、插座和线缆片段的参数。例如，上面引用的ansi/tia-568-c.2类别6a标准提供了上至500mhz的频率的通信。相反，预计类别8标准可以要求上至例如2ghz的频率的通信。而且，预计可以要求类别8连接器(例如，插头和插座)表现出完全的向后兼容性，使得它们可以与常规的类别6或6a连接器一起使用，同时满足在类别6和6a标准中阐述的部件和通道性能要求。提供可以在整个预计的类别8频率范围内满足类别8性能标准，同时还提供完全向后兼容性的通信连接器可能涉及特殊的挑战。
技术实现要素：
根据本发明的实施例，提供了接插线，该接插线包括具有至少第一导体、第二导体、第三导体和第四导体的通信线缆。插头附接到通信线缆的第一端。该插头包括接纳通信线缆的壳体以及至少部分地位于壳体内的第一至第四插头触点。第一至第四导电路径将导体中的相应的导体连接到插头触点中的相应的插头触点。第一和第二导体、第一和第二导电路径以及第一和第二插头触点形成通过插头的第一差分传输线，并且第三和第四导体、第三和第四导电路径以及第三和第四插头触点形成通过插头的第二差分传输线。第一差分传输线至少包括具有第一阻抗的第一片段、具有第二阻抗的第二片段以及具有第三阻抗的第三片段，其中第二片段位于第一和第三片段之间，并且其中第一阻抗不同于第二阻抗并且第二阻抗不同于第三阻抗。第一、第二和第三区段的第一、第二和第三阻抗以及电气长度被选择为为第一差分传输线提供期望的回波损耗谱。
在一些实施例中，第一差分传输线的回波损耗谱中的局部最大值可以位于回波损耗谱内，以便扩展可以在其上维持最小回波损耗余量的接插线的操作频率范围。在一些实施例中，第一差分传输线的回波损耗谱中的局部最大值可以在接插线的操作频率范围的预选频率范围内，或者可以处于接插线的操作频率范围之外但比接插线的操作频率范围中的最高频率高不超过50％的频率。
在一些实施例中，第一至第四导电路径各自穿过印刷电路板，并且第一差分传输线的第一片段连接到第一差分传输线在印刷电路板上的第二片段。第一差分传输线的第二片段可以连接到第一差分传输线在印刷电路板上的第三片段。印刷电路板上形成第一差分传输线的第一片段的第一对导电迹线区段可以具有与印刷电路板上形成第一差分传输线的第二片段的第二对导电迹线区段的对应宽度和/或厚度不同的宽度和/或厚度。
在一些实施例中，第一差分传输线的回波损耗谱中的局部最大值在1ghz的频率和5ghz的频率之间。插头可以是rj-45插头。第一差分传输线的第一片段的阻抗可以以至少20％的差距不同于第一差分传输线的第二片段的阻抗，并且第一差分传输线的第二片段的阻抗可以以至少20％的差距不同于第一差分传输线的第三片段的阻抗。
根据本发明的另外的实施例，提供了通信插头，该通信插头包括接纳通信线缆的导体的壳体。印刷电路板至少部分地安装在壳体内。多个插头触点位于印刷电路板上，并且印刷电路板包括多条导电路径，这些导电路径将导体中的相应的导体电连接到插头触点中的相应的插头触点。第一和第二导电路径被布置为导电路径的第一差分对，其包括通过通信插头的第一差分传输线的一部分，其中第一差分传输线包括第一过渡区域，在第一过渡区域中，第一差分传输线的阻抗改变至少20％。
在一些实施例中，第一差分传输线可以包括第二过渡区域，在第二过渡区域中第一差分传输线的阻抗改变至少20％。可以选择第一过渡区域处的阻抗改变的幅度和第二过渡区域处的阻抗改变的幅度，以改进第一差分传输线在1ghz至2ghz的频率范围内的回波损耗。可以通过改变用于形成与第一过渡区域相邻的第一差分传输线的导体的宽度、厚度和/或间距、通过改变导体与相邻的像平面(imageplane)的(一个或多个)距离(如果有的话)、通过改变周围材料的介电常数、通过将一个或多个电容添加到差分传输线的一个或两个成员、和/或通过串联地将一个或多个电感添加到差分传输线的一个或两个成员，来至少部分地产生第一过渡区域处的阻抗改变。第一传输线的回波损耗谱可以包括在500mhz以上的频率处的局部最大值。
根据本发明的另外的实施例，提供了改进通过通信连接器的差分传输线上的回波损耗的方法，其中差分传输线被划分成至少第一片段、第二片段和第三片段，其中第一片段与第二片段的阻抗之间的第一阻抗失配相差至少20％，并且第二片段与第三片段的阻抗之间的第二阻抗失配相差至少20％。
附图说明
图1是图示使用常规的通信插头和插座将计算机与网络装备互连的简化示意图。
图2是图示从插座的前开口看的用于常规8位置通信插座(tia568b)的模块化插座触点布线指派的示意图。
图3是通过通信插头的常规差分传输线的模型的电路图。
图4a是图示不使用根据本发明的实施例的回波损耗改进技术的第一插头的回波损耗以及使用根据本发明的实施例的回波损耗技术的第二插头的回波损耗的曲线图。
图4b是图示不使用根据本发明的实施例的回波损耗改进技术的第一插头的插入损耗以及使用根据本发明的实施例的回波损耗技术的第二插头的插入损耗的曲线图。
图5是通过通信插头的差分传输线的模型的电路图，其包括阻抗不平衡，所述阻抗不平衡改进选定频带上的回波损耗性能。
图6是示出作为频率的函数的进入图5的传输线的负载电容器的电流的曲线图。
图7是根据本发明的某些实施例的接插线的透视图。
图8是包括在图7的接插线上的插头的顶部后部透视图。
图9是图8的插头的底部后部透视图。
图10是图8的插头的侧视图。
图11-图14是图7-图10的插头的印刷电路板的各种透视图。
图15是图示图8-图14的通信插头的仿真回波损耗性能的曲线图。
图16是通过通信插头的差分传输线的模型的电路图，其图示了可以如何使用分立电抗(reactive)部件来替代地实现阻抗不平衡。
图17是图示图5和图16的传输线的回波损耗性能的接近匹配的曲线图。
图18是图示根据本发明的实施例的用于设计通过通信连接器的传输线的操作的流程图。
图19是常规类别6a测试插头的模型的电路图。
图20是图示图19的通信插头的传输线的仿真回波损耗性能的曲线图。
图21是图19的类别6a测试插头的模型的电路图，其还包括提供回波损耗和插入损耗增强的分立元件。
图22是图示图21的通信插头的传输线的仿真回波损耗性能的曲线图。
图23是图示图19的类别6a测试插头的模型的传输线的仿真回波损耗性能的曲线图，其包括一起提供回波损耗和插入损耗增强的分立元件和传输线阻抗不平衡。
图24是可以被用在根据本发明的实施例的通信连接器中的一对基于印刷电路板的螺线管(solenoid)电感器的顶视图。
图25是图24的基于印刷电路板的螺线管电感器的斜视图。
具体实施方式
根据本发明的实施例，提供可以满足串扰以及回波损耗和插入损耗性能要求的通信连接器(诸如通信插头)。
如上所述，在包括多个差分对的通信连接器中，串扰是影响连接器可适应的吞吐量(数据速率)的重要性能参数。通信连接器中的另一个重要参数是沿着通过连接器的每个差分对(即，差分传输线)经历的回波损耗。传输线的回波损耗是传输线与端接设备或者与沿着传输线插入的负载的阻抗匹配有多好的度量。具体而言，回波损耗是由于可能在传输线中的不连续处(阻抗失配)发生的信号反射而损耗的信号功率的度量。回波损耗通常表示为如下以分贝(db)为单位的比率：
其中rl(db)是以db为单位的回波损耗，pi是入射功率，并且pr是反射功率。高回波损耗值指示良好的阻抗匹配(即，由于反射导致的小信号损耗)，这导致所期望的较低的插入损耗值。行业标准通常将对各个连接器内、配接的连接器内(即，跨配接的插头和插座)的传输线和/或对整个通信信道(即，对从图1中的计算机11到服务器20跨各种连接器和线缆片段延伸的一条或多条差分传输线)指定最小回波损耗要求。由于回波损耗通常随着频率增加而减小(即，随着频率增加，回波损耗性能变差)，因此行业标准通常针对指定的部件和/或信道指定作为频率的函数的必须被满足的最小回波损耗值。
在包括多条差分传输线的通信系统中，在各条传输线之间存在电感性的耦合和电容性的耦合是常见的。例如，如上面所讨论的，通常在插头和插座连接器中提供侵入串扰和补偿串扰电路。遗憾的是，这些电感性的耦合和电容性的耦合表现为沿着传输线的负载，其可能使传输线的回波损耗恶化。
例如，类别6和6a标准要求符合标准的通信插头在其四个差分对之间引入预定量的“侵入”串扰。如果类别8标准要求与类别6和6a标准的向后兼容性，那么符合类别8标准的插头就必须在四条差分传输线之间也注入行业标准化量的侵入串扰。然而，这种“侵入”串扰将表现为通过插头的每条差分传输线上的负载。而且，为了符合类别6a标准中阐述的串扰要求，可能还需要在类别8通信插座中包括串扰补偿电路，其基本上抵消在插头中生成的侵入串扰。因此，这种补偿串扰也将表现为通过配接的插头-插座连接器的四条差分传输线上的负载。预计在通信插头(或配接的插头-插座组合)中在较高频率(例如，1ghz以上的频率)处维持可接受的回波损耗性能同时还在差分对之间注入必要量的侵入串扰并在通信插座中对其进行补偿会是困难的。
根据本发明的实施例，提供了具有信号路径的通信连接器，所述信号路径包括在一个或多个频率处产生共振的一个或多个电路。可以调谐这些共振(包括共振发生的频率范围)，以在期望的频率范围内增强信号路径的回波损耗和/或插入损耗，而不会不可接受地使信号路径的其它特性恶化。共振频率不一定在回波损耗和/或插入损耗被增强的频率范围内。实际上，在一些实施例中，共振可以如此宽以至于不会在信号路径的回波损耗或插入损耗谱中产生峰或局部最大值。生成共振的电路可以使用例如分立电容器和电感器和/或使用包含由特定电长度分开的特定幅度的至少两个阻抗不连续处的传输线来实现。
在一些实施例中，提供了具有至少一条传输线的通信连接器，该传输线包括预先选择的阻抗失配，该预先选择的阻抗失配用于改进传输线在期望频率范围上的回波损耗和/或插入损耗。具体而言，传输线可以包括在该处提供产生共振的阻抗失配的至少两个位置。可以选择这些阻抗失配的幅度以及阻抗失配的位置(其确定阻抗失配与其它元件之间沿着传输线的时间延迟)，以改进传输线在所选择的频率范围(诸如例如从大约1ghz到大约2ghz)上的回波损耗和/或插入损耗。这些设计的阻抗失配和相关联的(一个或多个)延迟可以在感兴趣的频率范围之外的频率范围处产生共振或其它效果，包括大量的信号反射。可以通过调整阻抗失配的幅度和阻抗失配之间的电延迟来对这些共振进行调谐。在一些情况下，共振可以在传输线的回波损耗谱中产生局部最大值和/或在插入损耗谱中产生局部最小值。这些局部最大值和最小值可以(但不需要)在传输线被设计为针对其操作的频率范围内或正好在该频率范围之外，并且可以被用于有效地扩展传输线可以在其上提供合适的回波损耗性能的频率范围(到更高的频率)。
在一些实施例中，连接器可以是通信插头。该插头可以被设计为沿着通过插头的差分传输线中的至少一条差分传输线具有至少两个阻抗失配。这些阻抗失配可以以各种方式实现。例如，在其中至少部分传输线穿过(并且可能通过)印刷电路板的插头中，可以通过例如(1)改变印刷电路板上的形成传输线片段的导电迹线/元件的宽度、厚度或间距，(2)如果有的话，改变导体距相邻像平面的(一个或多个)距离，和/或(3)通过改变周围材料的介电常数，来产生一个或多个阻抗失配。阻抗失配还可以或替代地在插头内的过渡处实现，诸如从通信线缆的导电线到印刷电路板导电迹线的过渡或从印刷电路板导电迹线到插头的叶片的过渡。通过仔细选择这些阻抗失配的幅度和失配之间的延迟，有可能显著改进传输线在所选择的频率范围上的回波损耗性能。
如上面所指出的，在其它实施例中，沿着通信连接器的(一条或多条)传输线的时间延迟的阻抗失配可以由诸如电容器和/或电感器之类的分立电抗元件来代替。例如，在平衡(差分)传输线上，可以沿着传输线提供分立电抗元件，其类似于和/或用作“盒式截面(box-section)”滤波器(即，传输线的导体之间的两个旁路电容器，其中在两个电容器之间沿着每个导体有串联电感器)。对于使用单端传输线的连接器，分立电抗元件可以被布置为π形截面(pi-section)滤波器(即，两个旁路电容器，其间有串联电感器)。在还有其它实施例中，时间延迟的阻抗失配和分立电抗元件的组合可以被用于生成被调谐以提供改进的回波损耗和插入损耗性能的共振。
在一些实施例中，连接器可以包括类别8标准的插头，其包括用于增加通过插头的差分传输线之间的串扰的耦合部件(诸如电容器或电感性的耦合区段)，以便符合在类别6a标准中指定的侵入串扰级别。如上面所指出，可以提供这种耦合部件，以确保插头向后与类别6a类标准兼容。在一些实施例中，可以将这些串扰耦合部件结合到被提供以改进回波损耗和/或插入损耗性能的电路中。在其它实施例中，连接器可以包括类别6a插头。还将认识到的是，本发明的实施例不限于以太网连接器或具有差分传输线的连接器。此外，虽然本文主要关于通信插头讨论了本发明的实施例，但将认识到的是，串扰补偿通常在插座中引入，并且本文描述的技术也可以在插座中使用以改进其回波损耗和/或插入损失性能。
现在将参考附图更详细地讨论本发明的实施例。
图3是单端(即，非差分)50欧姆传输线100的简化电路模型，其图示了串扰电路(即，侵入串扰或补偿串扰部件，无论是否有意引入)可以如何产生沿着传输线的负载。图4a是图示图3的传输线100的建模的回波损耗的曲线图，其图示了传输线100在高频率下如何不能满足针对类别8标准的提出的回波损耗参数。图4a还包括图示根据本发明实施例的传输线的建模的回波损耗的曲线图，其图示了可以容易地改进回波损耗性能的程度。图4a中的这个曲线图将在下面结合图5进行讨论。图4b是图示与根据本发明实施例的传输线的建模的插入损耗相比，图3的传输线100的建模的插入损耗的曲线图。
如图3中所示，传输线100可以被建模为具有内部串联终端110的信号源、传输线片段120、电容性负载130和末端终端115。终端110、115中的每一个是50欧姆终端，传输线片段120也是如此。传输线片段120具有导致0.083纳秒的延迟的长度(即，rf信号将在0.083纳秒内穿过每个传输线片段)。假设电容性负载130是1.2pf的旁路电容，其表示根据类别6a标准中的侵入串扰要求导致的电容性负载的类型。虽然串扰负载130被建模为仅包括电容性串扰，但将认识到的是，通信连接器中的对到对串扰通常将包括电容性分量和电感性分量。串扰的电感性分量可以同样表现为传输线上的负载并且对于回波损耗性能具有类似的影响。串扰的影响在图3中被建模为纯电容性的影响，以便简化示例和相关联的建模。
现在参考图4a，针对通过类别8插头的传输线的一个提出的回波损耗规范被示为曲线150。如图4a中所示，在100mhz处规定至少33db的回波损耗，并且这个最低回波损耗要求在1.5ghz处降至大约10db，在那里保持不变。同样如图4中所示，对于低于1.5ghz的频率，图3的传输线100的回波损耗性能(曲线160)具有大约1db的余量，但是在高于1.7ghz的频率处，传输线的回波损耗100低于所提出的标准(曲线150)。高频处回波损耗性能的这种恶化可以归因于电容器130在传输线100上所施加的负载。由于电容性负载130对于符合行业标准要求(例如，接口规范、串扰规范)可能是必需的，因此，如图4a中所示，它可能难以满足较高频率处的回波损耗性能标准。
图5图示了可以如何使用根据本发明实施例的技术来改进图3的传输线100的回波损耗，使得其满足所提出的类别8回波损耗标准并具有显著的余量。
如图5中所示，图3的传输线100可以用传输线100'代替。传输线100'包括与图3的传输线100中包括的具有内部串联终端110的相同信号源、相同末端终端115和相同电容性负载130。然而，图3的传输线100的50欧姆传输线片段120被一对传输线片段120'和125'代替。传输线片段120'和125'的阻抗以及这些传输线片段的长度被选择为产生阻抗失配，其中该阻抗失配以期望的方式影响传输线100'的回波损耗。在这个示例中，传输线片段120'具有31欧姆的阻抗和0.043纳秒的延迟，并且传输线片段125'具有96欧姆的阻抗和0.04纳秒的延迟。因此，在终端110和传输线片段120'之间的接口处(在那里50欧姆元件和31欧姆元件接口)生成第一阻抗失配121，在传输线片段120'和传输线片段125'之间的接口处(在那里31欧姆元件和96欧姆元件接口)生成第二阻抗失配122，并且在传输线片段125'和末端终端115之间的接口处(在那里96欧姆元件和50欧姆元件接口)生成第三阻抗失配123。
再次参考图4a，曲线170图示了传输线100'的建模的回波损耗性能。如图4a中所示，在低于2.7ghz的所有频率处看到改进的回波损耗，与传输线100的回波损耗性能(曲线160)相比，在100mhz与1ghz之间的频率处回波损耗性能下降更慢，并且然后在再次趋向下降之前，对于大约1ghz和1.8ghz之间的频率回波损耗性能实际上提高。虽然申请人不打算限制到任何特定的操作理论，但相信传输线100'中的接口121-123中的每一接口个处的阻抗失配可以像低通滤波器那样起作用。这在一些情况下可以在回波损耗谱(即，作为频率的函数的回波损耗的曲线(plot))中生成局部峰或“最大值”，如图4a中的标号175所示。还将认识到的是，虽然最简单的设计可以具有低通滤波器特性，但也可以使用更类似于高通滤波器、带阻滤波器或带通滤波器的其它设计。虽然回波损耗在一些情况下可以在局部峰175的高频侧快速下降，但是在回波损耗谱中提供局部峰175可以允许在感兴趣的频率范围内显著改进的回波损耗性能。例如，如图4a中所示，通过设计传输线100'以使局部峰175位于例如操作频率范围的上部的频率处(在这里，低于2ghz)，在许多情况下可以跨整个操作频带实现优异的回波损耗性能。
理想的未加载的信号路径(图中未示出)在理论上可以具有基本上无限的回波损耗(即，没有任何反射或信号恶化)。如图4a中所示，由负载电容器130施加在传输线100上的负载使所有频率处的回波损耗恶化，并且这种恶化在刚好低于2ghz的频率处(对于这个特定标准)达到不可接受的水平。也如图4a中所示，由阻抗失配产生的共振(参见曲线170)可以被调谐以增强回波损耗性能，尤其是在大约1ghz至大约2ghz的频率范围内，在该范围内配接的插头-插座连接器中的串扰补偿电路否则会显著地使回波损耗性能恶化。通过设计传输线使得共振至少大部分发生在感兴趣的频率范围(即，连接器被设计为在其上支持通信的频率范围)之外的频率处，这些共振不会不适当地影响传输线的性能。而且，如上面所指出的，通过改变阻抗失配的幅度、阻抗失配的数量和/或阻抗失配之间的延迟，在一些实施例中有可能在感兴趣的频带内的回波损耗谱中产生局部峰。在回波损耗谱中包括这种局部峰可以在提供具有显著改进的回波损耗性能的传输损耗方面是特别有效的。
在一些实施例中，差分传输线的回波损耗谱中的局部最大值可以位于回波损耗谱内，以便扩展可以在其上维持最小回波损耗余量的接插线的操作频率范围。例如，峰175位于期望的操作范围的上限附近(即，2ghz附近)，以便提高在较高频率处的回波损耗余量。在一些实施例中，峰可以位于期望的频率操作范围的上半部分中(即，在图4a的示例中在1ghz与2ghz之间)。在其它实施例中，峰可以位于期望的频率操作范围中的最高频率以上的某个频率处。例如，峰可以位于期望的频率操作范围之外但是比期望的频率操作范围中的最高频率高不超过50％的频率处(即，在图4a的示例中在2ghz和3ghz之间)。
接下来参考图4b，曲线180图示了传输线100的建模的插入损耗性能，并且曲线185图示了传输线100'的建模的插入损耗性能。如图4b中所示，通过根据本发明实施例的技术也可以实现插入损耗的显著改进。类似于图4a的回波损耗谱，根据本发明实施例的技术可以提供插入损耗的局部最小值(由图4b中的标号187标识)。在一些实施例中，例如，这个局部最小值可以位于操作频率范围的上部中的频率处(在这里，低于2ghz)，以便跨整个操作频带提供优异的插入损耗性能。如图4b中所示，在某些频率范围中，插入损耗可以改进0.5db或更多。
图6图示了图5的传输线100'中的建模的电流流动。具体而言，电流探测器(probe)被包括在图5的电路模型中，该电流探测器测量了作为频率的函数的、进入负载电容器130的电流流动。在图6中，曲线190是进入图3的传输线100中的负载电容器130的仿真的电流流动，而曲线195是进入图5的传输线100'中的负载电容器130的仿真的电流流动。
如图6中所示，在进入传输线100的负载电容器130的电流流动中没有发现共振(参见曲线190)。然而，在进入图5的传输线100'中的负载电容器130的电流流动中出现共振(参见曲线195)。这种共振归因于由电容器130施加在传输线100'上的负载连同有意添加的阻抗失配的电长度(时间延迟)以及它们沿着传输线100'的相关联时间延迟所产生的阻抗失配。如图6中所示，进入负载电容器130的电流可能随频率而宽泛地变化。在一些实施例中，传输线100'可以被设计为使得这些共振出现在感兴趣的频率范围之外的频率处(在这里是高于2ghz的频率)。这可以便于确保共振不会不利地影响传输线100'的性能。而且，通过改变阻抗失配的幅度和/或这些阻抗失配之间的延迟，有可能在感兴趣的频带内或其附近产生回波损耗谱中的一个或多个局部峰(参见图4a中的峰175)和/或插入损耗谱中的一个或多个局部最小值(参见图4b中的谷187)，由此提供可以表现出显著改进的回波损耗和/或插入损耗性能的传输线。
可以以各种方式来产生阻抗失配。如本领域技术人员已知的，除其它的以外，差分传输线的阻抗将取决于导体的形状、导体的尺寸、用于形成导体的材料、导体之间的间距、导体周围以及导体之间的材料的介电常数等等。因此，上述阻抗失配可以通过改变这些参数中的任何参数来实现。可以使用试错法或更精细的建模技术来识别在所选择的频带上提供期望的回波损耗性能改进的阻抗失配。
例如，可以使用计算机程序来对通过插头的其上施加有一个或多个负载的传输线的回波损耗(或插入损耗)进行建模。建模不仅可以考虑由串扰电路和其它紧密间隔的传输线在传输线上注入的负载，而且还可以考虑将在沿着传输线的过渡中发生的阻抗失配，在这些过渡中，例如导电线连接到印刷电路板迹线、从导电线移除绝缘、或者导电线与插头叶片配接。然后可以在模型中改变在负载之间延伸的传输线片段中的一个或多个，以具有不同的阻抗和/或不同长度。当阻抗失配的长度和/或尺寸变化时，可以使用试错处理。随着这种试错处理的执行，回波损耗的变化趋于可预测，因此电路设计人员可以容易地识别将在感兴趣的频率范围内提供改进性能的阻抗失配和传输线片段长度。在其它实施例中，此处理可以使用商业可用程序来自动化，例如当各种输入参数变化时，这些商业可用程序在输出参数中找到局部最大值。
在一些实施例中，阻抗失配的量可以是至少大约20％。在其它实施例中，阻抗失配的量可以是至少大约30％。在还有其它实施例中，阻抗失配的量可以是至少大约40％。在本文中，当引用用百分比指定的阻抗改变或者阻抗失配时，通过将两个阻抗之间的差值除以两个阻抗中的较大者来计算百分比。例如，如果具有80欧姆的阻抗的第一传输线片段连接到具有100欧姆的阻抗的第二传输线片段，那么这两个传输线片段之间的阻抗的改变或者等同地阻抗失配的程度将是(100欧姆-80欧姆)/100欧姆＝20％。
图7-图14图示了根据本发明某些实施例的接插线200及其各种部件。具体而言，图7是接插线200的透视图。图8是包括在图7的接插线200上的插头216的顶部后部透视图。图9是插头216的底部后部透视图。图10是插头216的侧视图。图11-图14是图7-图10的插头216的印刷电路板250的各种透视图，其图示接插线200的导体201-208如何连接到安装在印刷电路板250上的插头叶片241-248。
如图7中所示，接插线200包括线缆209，线缆209具有被封在护套210中的八个绝缘导体201-208(要注意的是，导体201-208在图7中未单独编号，并且导体204和205在图7中不可见)。绝缘导体201-208可以布置为四个双绞导体对211-214(对211在图7中不可见)，其中导体204和205绞合在一起以形成双绞对211，导体201和202绞合在一起以形成双绞对212，导体203和206绞合在一起以形成双绞对213，并且导体207和208绞合在一起以形成双绞对214。可以提供分隔器215，诸如带式分隔器或十字形分隔器，其将双绞对211-214中的一个或多个与其它双绞对211-214中的一个或多个隔开。第一插头216附接到线缆209的第一端，并且第二插头218附接到线缆209的第二端，以形成接插线200。应变消除靴(图7中未示出)可以附接到插头216、218中的每一个，该应变消除靴阻挡施加到线缆209的纵向力以将线缆209拉出插头216、218的趋势。
图8-图10是图示接插线200的第一插头216的放大视图。为了简化附图，插头壳体的后盖、各种线修整和线保持机制以及应变消除靴未在图8-图10中示出。如图8-图10中所示，通信插头216包括壳体220，壳体220具有双层顶面222、底面224、前面226和接纳后盖(未示出)的后部开口228。插头闩锁232从底面224延伸。壳体220的顶面和前面222、226包括多个纵向延伸的槽234。通信线缆209(参见图7)通过后部开口228被接纳。在通信线缆209插入其中之后，包括线缆孔的后盖(未示出)在壳体220的后部开口228之上锁定到位。
还如图8-图10中所示，通信插头216还包括部署在壳体220内的印刷电路板250，并且多个插头叶片241-248安装在印刷电路板250的向前边缘处，使得叶片241-248可以通过壳体220的顶面222和前面226中的槽234被接入。壳体220可以由满足关于例如耐电击穿性和易燃性的合适绝缘塑料材料制成，诸如例如聚碳酸酯、abs、abs/聚碳酸酯共混物或其它电介质模制材料。可以使用被配置为保持印刷电路板250的任何常规壳体220，因此在本文不再进一步详细描述壳体220。
图11和图12分别是印刷电路板250和插头叶片241-248的放大透视顶视图和底视图，其更详细地图示了这些结构，并且示出了通信线缆209的绝缘导体201-208如何可以通过印刷电路板250电连接到相应的插头叶片241-248。图13和图14分别是印刷电路板250和插头叶片241-248的顶表面和底表面的放大透视顶视图和底视图。在图13和14中，为了更好地说明印刷电路板250的某些特征，省略了印刷电路板250的介电部分。在图13中，仅示出了插头叶片241-248的基部部分，以便说明如何将每个插头叶片241-248的基部部分接纳在印刷电路板250中的多个镀金属通孔231-238中的相应一个通孔内，以便将插头叶片241-248安装在印刷电路板250上。
印刷电路板250可以包括例如常规印刷电路板、专用印刷电路板(例如，柔性印刷电路板)或任何其它适当类型的接线板。在图8-图14所描绘的本发明的实施例中，印刷电路板250包括常规的多层印刷电路板。
如图所示，印刷电路板250在其顶表面上包括四个电镀焊盘251、252、254、255，并且在其底表面上包括附加的四个电镀焊盘253、256-258。从通信线缆209的导体201-208中的每一个的端部去除绝缘，并且每个导体201-208的金属(例如，铜)芯可以被锡焊、焊接或以其它方式附接到电镀焊盘251-258中相应的一个。通过将导体201-208中的每一个直接端接到电镀焊盘251-258上而不使用任何绝缘位移触点、绝缘刺穿触点或其它导线连接触点，可以减小插头216的尺寸。还将认识到的是，可以使用其它技术将导体201-208端接到印刷电路板250。例如，在其它实施例中，多个绝缘刺穿触点或绝缘位移触点可以安装在印刷电路板250上，其被用于将每个导体201-208电连接到印刷电路板250上的相应迹线。将认识到的是，在其它实施例中，所有导体201-208都可以专门安装在印刷电路板250的底表面上或专门安装在印刷电路板250的顶表面上。
如图11-图13中最佳地示出的，导体201-208可以成对地维持在插头216内。十字形分隔器230可以被包括在壳体220的后部中，其将每个对211-214与线缆209中的其它对211-214分离，以减少插头216中的串扰。每个对211-214的导体201-208可以从插头216的后部开口228直到印刷电路板250一直维持为双绞对。
插头叶片241-248被配置为与配接通信插座的相应触点(诸如例如弹簧插线(jackwire)触点)进行机械和电接触。具体而言，如图11-图12和图14中所示，八个插头叶片241-248中的每一个安装在印刷电路板250的前部部分。插头叶片241-248可以基本上以并肩关系横向地对准。插头叶片241-248中的每一个包括沿着印刷电路板250的顶表面向前延伸的第一区段、弯曲大约九十度角的过渡区段以及从第一区段沿着印刷电路板250的前边缘的一部分向下延伸的第二区段。过渡区段可以包括弯曲的外半径，其符合例如在用于符合行业标准的插头叶片的iec60603-7-4中阐述的规范。
插头叶片241-248中的每一个可以与印刷电路板250分开制造。在所描绘的实施例中，插头叶片241-248中的每一个包括例如长度约为140密耳、宽度约为20密耳且高度(即，厚度)约为20密耳的细长金属条。每个插头叶片241-248还包括从插头叶片的底表面延伸的基柱249(参见图13)。印刷电路板250包括沿着其前边缘布置成两排的八个镀金属通孔231-238(在图13中仅标记了通孔231和238，以简化附图)。每个插头叶片241-248的基柱249被接纳在镀金属通孔231-238中相应的一个内，在那里它可以被压配合、焊接或锡焊到位，以将插头叶片241-248安装在印刷电路板250上。
插头叶片241-248可以以其它方式安装到印刷电路板250。例如，在其它实施例中，可以在印刷电路板250的顶表面上提供细长的接触焊盘，并且每个插头叶片241-248可以焊接或锡焊到这些接触焊盘中的相应的一个上。将认识到的是，可以使用许多其它的附接机制。
再次转到图11-图14，可以看到，在印刷电路板250的顶表面和底表面上提供多条导电路径261-268。这些导电路径261-268中的每一条将电镀焊盘251-258之一电连接到镀金属通孔231-238中相应的一个，以便提供端接到电镀焊盘251-258上的每个导体201-208与安装到镀金属通孔231-238中的相应的一个插头叶片241-248之间的电路径。每条导电路径261-268可以包括例如在印刷电路板250的一个或多个层上提供的一条或多条导电迹线。当导电路径261-268包括在印刷电路板250的多个层上的导电迹线(即，所示实施例中的导电路径264、265和268)时，镀金属或填充金属的穿孔(或本领域技术人员已知的其它层转移结构)可以被提供，其提供印刷电路板250的不同层上的导电迹线之间的电连接。
总共四条差分传输线271-274被提供为通过插头216。第一差分传输线271包括导体204和205的端部部分、电镀焊盘254和255、导电迹线264和265、插头叶片244和245，以及用于安装插头叶片244和245的镀金属通孔249。第二差分传输线272包括导体201和202的端部部分、电镀焊盘251和252、导电迹线261和262、插头叶片241和242，以及用于安装插头叶片241和242的镀金属通孔249。第三差分传输线273包括导体203和206的端部部分、电镀焊盘253和256、导电迹线263和266、插头叶片243和246，以及用于安装插头叶片243和246的镀金属通孔249。第四差分传输线274包括导体207和208的端部部分、电镀焊盘257和258、导电迹线267和268、插头叶片247和248，以及用于安装插头叶片247和248的镀金属通孔249。
如图11-图14中所示，形成印刷电路板250上的差分传输线271-274中的每条差分传输线的两条导电迹线261-268一般并排在印刷电路板250上延伸。并排延伸每条差分传输线271-274的导电迹线261-268可以提供改进的阻抗匹配，使得特定传输线的每个片段可以具有相对恒定的阻抗。这种方法可以使得更容易对传输线的性能进行建模以及因此设计满足预先选择的性能标准的传输线。如在图13和图14中最佳示出的，作为传输线271的一部分的导电迹线264、265和作为传输线273的一部分的导电迹线263、266各自以相对于印刷电路板250的纵轴的一定角度穿过印刷电路板250。这些成角度的导电迹线仅用于路由目的，以将位于印刷电路板250的纵轴的一侧上的一对导体(例如，导体204和205)连接到镀金属通孔234、235，这些成角度的导电迹线跨越印刷电路板250的纵轴。
在印刷电路板250上还包括多个侵入串扰电路。具体而言，总共五个侵入串扰电容器281-285被提供为邻近插头叶片241-248。电容器281在叶片241和242之间注入侵入串扰，电容器282在叶片242和243之间注入侵入串扰，电容器283在叶片243和244之间注入侵入串扰，电容器284在叶片245和246之间注入侵入串扰，以及电容器285在叶片246和247之间注入侵入串扰。此外，在导电迹线266和267之间包括电感性耦合区段286，其在传输线273和274之间注入侵入电感性串扰，以便满足类别6a标准中指定的侵入fext要求。例如，可以提供侵入串扰电路281-286，以确保插头216满足诸如上面提到的ansi/tia-568-c.2标准的行业标准文档所要求的所有对到对侵入串扰规范。遗憾的是，这些侵入串扰电路281-286表现为沿着通过插头216的传输线271-274中的每一条的负载，这可能使得插头216难以满足目标回波损耗性能规范，特别是在较高频率时(例如，高于500mhz和甚至更高的频率，因此关于高于1ghz或高于1.5ghz的频率)。
如上面所讨论的，根据本发明实施例的通信连接器可以包括沿着它们的传输线中的一条或多条传输线的两个或更多个阻抗失配，这些阻抗失配在期望的频率范围上改进每条传输线上的回波损耗。这些阻抗失配可以产生共振，该共振可以被调谐，以在所选择的频率范围内为传输线提供改进的回波损耗和/或插入损耗性能。例如，可以通过改变形成差分传输线片段的导体的宽度或厚度、或者通过改变导体的间距或与导体相邻的绝缘材料的介电常数，来实现阻抗失配。通过仔细选择这些阻抗失配的程度和失配之间的延迟，有可能显著改进在所选择的频率范围内传输线的回波损耗性能。
也如图13和图14中所示，插头216中可以包括一个或多个反射或“像”平面。在图7-图14的实施例中，两个像平面290、292被包括在插头216中，其中第一个刚好位于印刷电路板250的顶表面下方，并且其中第二个刚好位于印刷电路板250的底表面的上方。每个像平面290、292可以被实现为印刷电路板250上的导电层。在一些实施例中，可以通过例如将每个像平面连接到接地线、排扰线(drainwire)或其它接地参考而将像平面290、292接地，使得每个像平面290、292将充当地平面。然而，在其它实施例中，像平面290、292可以不电接地(即，它们被置为电悬浮(floating))。像平面290、292(无论它们是否电接地)可用充当屏蔽结构，该屏蔽结构减少导电迹线261-268在印刷电路板250的顶侧上的部分与导电迹线261-268在印刷电路板250的底侧上的部分之间的耦合。
像平面290、292还可以被用于控制传输线271-274的阻抗。具体而言，每条差分传输线的阻抗受到传输线271-274的导体距像平面290、292的距离的影响。因此，产生沿着插头216中的传输线271-274中的一条或多条传输线的阻抗失配的另一种方式是改变形成传输线的导体距像平面290、292之一的距离。
在插头216中，通过改变导电迹线261-268的宽度、改变导电迹线261-268之间的间距以及通过改变导电迹线距像平面290、292的距离来产生阻抗失配。例如，导电迹线261包括在该处迹线变窄的第一过渡点261-1、在该处迹线进一步变窄的第二过渡点261-2和在该处迹线变宽的第三过渡点261-3。这些过渡点261-1至261-3中的每一个都产生阻抗失配。同样，导电迹线262包括在该处迹线变窄的第一过渡点262-1和在该处迹线进一步变窄的第二过渡点262-2。这些过渡点产生沿着传输线272的多个阻抗失配。因此，沿着传输线272产生多个阻抗失配。
以类似的方式，在导电迹线263上提供过渡点263-1和263-2，并且在导电迹线263上提供过渡点266-1和266-2。此外，在印刷电路板250的前面附近，导电迹线263和267分开，以便被路由到它们相应的插头叶片243和246。导电迹线263和266之间的间距的这种增加产生附加的过渡点263-3和266-3。这些过渡点沿着传输线273产生多个阻抗失配。
类似地，传输线274的导电迹线267包括与印刷电路板250的前边缘相邻的两个直角转弯，这些直角转弯改变导电路径267与其配对导电路径268之间的间距。间距的这种变化分别在导电路径267和268上产生附加的阻抗失配。附加的阻抗失配经由在迹线267和268上提供的过渡点267-1和268-1而注入到传输线274上。因此，多个阻抗失配也沿着传输线274生成。
最后，导电迹线264包括在其处迹线变窄的第一过渡点264-1，并且导电迹线265同样包括在其处迹线变窄的第一过渡点265-1。这些过渡点264-1至265-1产生阻抗失配。在用于将导电迹线从印刷电路板250的顶侧过渡到印刷电路板250的底侧的导电通孔中发生另一个阻抗失配。为了满足插头216的串扰规范，印刷电路板250的前面部分附近(即，在电路板的底侧上)导电迹线264与265之间的宽分离也有助于阻抗失配并进一步增加传输线271和273之间的电感性耦合。因此，多个阻抗失配也沿着传输线271产生。
在图13和图14中还可以看出，像平面290、292没有一直向前延伸到印刷电路板250的前边缘。另一个阻抗失配在导电迹线开始延伸超过像平面的前边缘的点处产生，诸如在用于传输线272的导电迹线的过渡点261-2和262-2处。
如上面所讨论的，可以选择包括在差分传输线的导体上的阻抗失配的数量、每个阻抗匹配的尺寸以及阻抗失配之间的延迟，以增强传输线在预先选择的频率范围内的回波损耗性能。可以使用试错法来找出实现期望性能水平的传输线设计，但是可以容易地开发出可以用于更好地优化回波损耗性能的计算机程序。
图15是图示图8-图14的通信插头216的仿真的回波损耗性能的曲线图。在图15中，实线曲线图示了在向前方向上通过插头216的信号(即，从附接到插头216的线缆到配接的插座)在传输线271-274上的仿真回波损耗，而使用虚线绘出的曲线图示了在相反方向上通过插头216的信号(即，从配接的插座进入插头216)在传输线271-274上的仿真回波损耗。曲线294表示用于类别6a标准回波损耗的最小幅度要求(在类别6a要求上外推，其终止于500mhz处)。曲线296是阈值，在该阈值以上，不需要控制回波损耗的相位。将清楚的是，这些仿真指示在高于500mhz的频率处的所有四条传输线271-274上提供至少6db的回波损耗余量。
根据本发明实施例的用于改进连接器的传输线上的回波损耗的共振也可以使用分立元件来实现。例如，图16图示了用于图5的传输线的替代电路模型。如图16中所示，图5的传输线100'可以可替代地实现为传输线300，其包括具有内部串联终端310的信号源、传输线片段320、末端终端315以及π形滤波器340，π形滤波器340包括第一1.4pf旁路电容器342、电容性负载330(1.2pf)和其间的串联4.2nh电感器344。终端310、315中的每一个是50欧姆终端，传输线片段320也是如此。传输线片段320被建模为具有导致0.083纳秒的延迟的长度(即，rf信号将在0.083纳秒内穿过每个传输线片段)。
图17图示了与图16的传输线300的回波损耗(曲线350)相比，图5的传输线100'的回波损耗(曲线170)。清楚的是，这两条曲线几乎完全相同，这表明阻抗失配产生低通滤波效应，其导致回波损耗谱中的局部最大值，这可以用于改进所选择的频率范围内传输线的回波损耗。
根据本发明的实施例，公开了用于改进通信连接器的回波损耗性能的技术，特别是在较高频率(例如，高于500mhz的频率)处，以及表现出这种改进的回波损耗性能的通信连接器。根据本发明实施例的技术可以特别适于用在维持与类别6a标准的向后兼容性的类别8连接器中，因为对通常包括在符合类别6a标准的连接器中的串扰进行补偿的侵入串扰的量可以表现为通过连接器的传输线上的负载，使得难以在较高频率下维持良好的回波损耗性能。
图18是图示根据本发明某些实施例的设计用于通信连接器的传输线的方法的流程图。如图18中所示，操作可以在方框400处开始，电路设计者设计连接器的传输线(方框405)。这个传输线模型可以考虑放置在传输线上的负载，诸如从连接器中的其它传输线、相邻连接器中的传输线等等接收的串扰。一旦已经准备好用于传输线的初始设计，就可以使用建模技术来仿真传输线的回波损耗性能，或者可替代地，可以构建测试电路并且可以测量回波损耗性能(方框410)。在方框415处，确定建模的或测量的回波损耗性能是否可接受。如果是，那么操作可以结束(方框465)。如果不是，那么操作然后可以继续到方框420，在方框420处传输线设计被修改为包括阻抗失配、现有阻抗失配的幅度被改变，和/或两个阻抗匹配之间的延迟被改变。
接下来，可以使用建模技术(或者可替代地，实际测量)来仿真修改后的传输线设计的回波损耗性能(方框425)。在方框430处，确定传输线的回波损耗性能是否通过方框420的修改以期望的方式(例如，在某个频率范围内)得到改进。如果是，那么可以继续操作到方框440，在方框440处，在方框420处对传输线设计进行的改变然后进一步增加。例如，如果在方框420处阻抗失配增加了5％，那么在方框440处同一阻抗失配可以增加另外5％。作为另一个示例，如果在方框420处阻抗失配减小了5％，那么在方框440处同一阻抗失配可以减小另外的3％。操作然后返回到方框425，在方框425处可以再次对回波损耗进行建模，然后操作前进到方框420。
如果在方框430处确定回波损耗性能未得到改进，那么操作前进到方框445，在方框445处，在方框420处对传输线设计进行的改变然后被移除，并且代替地在相反的方向进行阻抗失配或延迟的改变。例如，如果在方框420处阻抗失配增加了5％，那么在方框445处，可以省略阻抗失配的该5％增加，并且代替地用阻抗失配的3％减小来代替。操作然后可以前进到方框455，在方框455处，确定回波损耗性能是否可接受。如果是，那么操作可以结束(方框465)。如果不是，那么操作可以返回到方框420并且可以产生另一个阻抗失配或不同的阻抗失配或者可以改变延迟。
根据本发明的其它实施例，图18的设计方法可以被如下修改。在方框405处设计传输线之后，可以使用测量或仿真来确定传输线上的电容性损害cimp的近似总值。这个电容性损害值cimp可以包括对内耦合以及到其它传输线的耦合。然后在方框420处，可以通过在所讨论的传输线的导体之间添加具有近似cimp的值的电容器cin并且通过进一步添加两个电感器l+和l-来产生盒式截面滤波器，其中两个电感器l+和l-中的每个电感器具有初始值1/(4*pi2*cimp*f2)，其中f是回波损耗要在其上得到改进的频率范围的上限。如果这导致可接受的回波损耗性能，那么可以终止该方法。如果不是，那么可以调整cimp、l+和/或l-中的一个或多个的值，并且可以重新仿真回波损耗性能，直到达到可接受的回波损耗性能。
在一些实施例中，提供满足预定性能标准的通信连接器，诸如通信插头(以及包括这种插头的接插线)。例如，在一些实施例中，提供符合通过引用并入本文的类别6a标准中阐述的侵入对到对串扰规范的通信插头，同时通过该插头的每条传输线还在从1.0ghz至2.0ghz的频率范围内维持至少15db的平均回波损耗。在其它实施例中，这些插头可以表现出甚至更高的回波损耗性能，同时符合在类别6a标准中阐述的侵入对到对串扰规范，诸如让通过插头的每条传输线在从1.0ghz至2.0ghz的频率范围内维持至少20db的平均回波损耗，或者让通过插头的每条传输线在从500mhz至1.5ghz的频率范围内维持至少18db的平均回波损耗。
根据本发明的一些实施例，上面讨论的技术也可以用于改进类别6a插头的回波损耗性能和/或插入损耗性能。举例来说，图19是常规类别6a测试插头400的模型的电路图。如图19中所示，插头400包括总共八条导电路径401-408，其布置为四条差分传输线411-414。插头400包括多个负载，这多个负载包括第一互感421(其中传输线403和404电感耦合)以及第二互感422(其中传输线405和406电感耦合)以及电容性耦合423-426。负载421-426被提供为使得插头满足在类别6a标准中阐述的串扰要求。
图20图示了图19的插头400的仿真的回波损耗。在图20中，曲线431-434分别指示在向前方向上四条传输线411-414上的回波损耗，并且曲线435-438分别指示在相反方向上四条传输线411-414上的回波损耗(要注意的是，曲线432和434完全重叠并且曲线436和438完全重叠，使得图20看起来仅具有六条曲线而不是八条曲线)。如图20中所示，测试插头400可以提供良好的性能。然而，插头400也可能难以实现。如也在图20中示出的，在至少一些差分对上发生无意的共振，包括在相反方向上在对3上的非常清楚的共振(曲线437)，这导致这个对上的回波损耗的局部最大值。然而，如也从图20中清楚的，由这种无意的共振提供的回波损耗的改进远远超出了感兴趣的频率范围，因此不会改进插头400的性能。
根据本发明的实施例，可以提供表现出改进的回波损耗性能的类别6a插头。例如，图21是包括分立元件的类别6a插头500的电路图，这些分立元件生成被调谐以改进回波损耗和插入损耗性能的阻抗失配。如图21中所示，插头500类似于图19的插头400(要注意的是，插头500的元件521-526与插头400的元件421-426完全对应)，但插头500还包括附加的分立元件541-548，这些分立元件541-548产生被调谐以提供增强的回波损耗性能的阻抗失配。
图22图示了图21的插头500的仿真的回波损耗。在图22中，曲线531-534分别指示在向前方向上四条传输线511-514上的回波损耗，并且曲线535-538分别指示在相反方向上四条传输线511-514上的回波损耗(要注意的是，曲线532、534、536和538完全重叠，使得图22看起来只有五条曲线而不是八条曲线)。如图22中所示，与插头400相比，测试插头500可以提供优异的性能，并且可以提供显著更好的回波损耗性能。
图23是图示包括分立元件和传输线阻抗不平衡二者的类别6a插头的另一个模型的传输线的仿真回波损耗性能的曲线图，其中这些分立元件和传输线阻抗不平衡一起提供回波损耗和插入损耗增强。在图23中，曲线631-634指示在向前方向上通过插头的四条传输线上的回波损耗，并且曲线635-638指示在相反方向上通过插头的四条传输线511-514上的回波损耗(要注意的是，曲线632、634、636和638完全重叠，使得图23看起来只有五条曲线而不是八条曲线)。如图23中所示，这也提供了优异的回波损耗性能。此外，如图23中可以看到的，在一些对的回波损耗谱中生成了多个峰。
根据本发明的另外的实施例，提供了对通过通信连接器的传输线上的回波损耗进行改进的方法，其中沿着传输线有意地提供多个阻抗失配。这些阻抗失配可以由例如沿着传输线由于串扰电路而提供的负载、为产生阻抗失配而沿着传输线添加的分立元件、和/或通过传输线特性的改变(例如，改变其导体的宽度、厚度或间距，改变周围材料的介电常数，改变导体相对于像平面的关系，等等)而造成。然后，可以调整阻抗失配中的一个或多个阻抗失配的幅度、阻抗失配中的一个或多个阻抗失配之间的延迟、和/或所提供的阻抗失配的数量，以便减小传输线的回波损耗在传输线的期望频率操作范围内根据增加的频率而减小的速率。
在一些实施例中，传输线可以是通过接插线的插头的差分传输线。在一些实施例中，传输线的回波损耗根据增加的频率而减小的速率可以被充分减小，使得在回波损耗谱中生成局部最大值。
虽然以上主要关于通信插头描述了本发明的实施例，但将认识到的是，本文公开的技术同样适用于通信插座。图24和图25图示了根据本发明的另外的实施例的通信插座的印刷电路板的一部分，其包括沿着插座的传输线的电感器形式的电路，该电路产生预先选择的阻抗失配，该阻抗失配被用于在期望的频率范围内改进传输线的回波损耗和/或插入损耗。如上面所讨论的，用于产生这种阻抗失配的电感器可以通过例如改变印刷电路板上的形成传输线片段的导电迹线/元件的宽度、厚度或间距、或者通过沿着传输线包括分立电感器来实现。在这个特定的实施例中，电感器被实现为螺线管电感器形式的分立部件。
具体而言，图24是rj-45通信插座700的多层印刷电路板710的一部分的顶视图。一对基于印刷电路板的螺线管电感器720、740被实现在印刷电路板710内。图25是图24中图示的印刷电路板710的较小部分的斜视图，图25更详细地示出了螺线管电感器720、740。在图24-图25的特定实施例中，螺线管电感器720、740在通过印刷电路板710的、用于rj-45插座的对3(参见图2)的相应导电路径上实现。每个螺线管电感器720、740被实现为单匝螺线管，但是将认识到的是，如果需要更大的串联电感值，那么可以在其它实施例中包括附加的匝。
如图24-图25中所示，印刷电路板710包括多个镀金属的孔712和多个镀金属的孔714。镀金属的孔712接纳rj-45插座700的八个插线触点。在图24中所示的印刷电路板710的部分中，八个镀金属的孔712中仅七个(即，孔712-1至712-7)是可见的。镀金属的孔714接纳rj-45插座700的八个绝缘位移触点。在图24中所示的印刷电路板710的部分中，八个镀金属的孔714中仅两个(即，孔714-3和714-6)是可见的。在图25中，印刷电路板710的介电材料被置为半透明的，以图示在印刷电路板710的层上形成的位于顶层下方的导电结构，并且仅示出作为对3的一部分的导电结构，以简化图25。
使用多条导电迹线722、724、726和垂直延伸通过印刷电路板710的若干导电通孔730、732、734在印刷电路板710中形成螺线管电感器720。导电迹线722、724、726是相对宽的，因为它们是承载较高电流水平的信号电流承载迹线。导电通孔730将迹线片段722物理地且电连接到迹线片段724。导电通孔732将迹线片段724物理地且电气地连接到迹线片段726。导电通孔734将迹线片段726物理地且电气地连接到另一个迹线片段728，其中迹线片段728(直接地或者间接地)连接到接纳插线触点的镀金属的孔712-6。导电迹线722的与导电通孔730相对的末端连接到镀金属的绝缘位移接触孔714-6。镀金属的通孔714-6不是故意被实现为螺线管电感器720的一部分，然而，由于这种结构的尺寸及其紧邻螺线管电感器720的位置，因此它将影响电感，并因此在调谐螺线管电感器720时将考虑镀金属的孔714-6的影响。
类似地，基于印刷电路板的螺线管电感器740使用多个导电迹线742、744、746以及垂直延伸通过印刷电路板710的两个导电通孔750、752在印刷电路板710中形成。导电通孔750将迹线片段742物理地且电气地连接到迹线片段744。导电通孔752将迹线片段744物理地且电气地连接到迹线片段746。由于导电迹线746在印刷电路板710的同一层上延展，因此仅使用两个导电通孔750、752来实现螺线管电感器740。导电迹线片段746(直接地或者间接地)连接到接纳插线触点的镀金属的孔712-3。导电迹线742的与导电通孔750相对的末端连接到镀金属的绝缘位移接触孔714-3。镀金属的孔714-3没有实现为螺线管电感器740的一部分，但是再次由于其尺寸和紧邻螺线管电感器740的位置，因此它将影响电感，并因此在调谐螺线管感应器740时将考虑镀金属的孔714-3的影响。
螺线管电感器720用于增加印刷电路板710上的将镀金属的绝缘位移孔714-6连接到镀金属的插线接触孔712-6的导电路径的阻抗。螺线管电感器740用于增加印刷电路板710上将镀金属的绝缘位移接触孔714-3连接到镀金属的插线接触孔712-3的导电路径的阻抗。因此，用于对3的差分传输线的阻抗增加。在rj-45插座中，因为用于对3的差分传输线的阻抗低于100欧姆，所以回波损耗可以高于期望值，并且因此螺线管电感器720、740可以增加用于对3的差分传输线的阻抗并由此改进插座700的回波损耗性能。
螺线管电感器720、740的使用可以是有利的，因为所需电感的螺旋和电流容量可能太大而不能适配用于rj-45插座的印刷电路板710上的可用空间。此外，螺线管电感器720、740的磁场可以几乎垂直于其它电路(诸如在印刷电路板710上实现的串扰补偿电路)的磁场，并且因此与此类电路具有更少的非预期寄生耦合。
隔离的螺线管电感器的电感由环路电流的面积、环路的数量以及被磁场穿过的体积的有效磁导率(μ)确定。在这里，因为在印刷电路板710中不存在铁氧体或其它此类材料，所以磁导率等于一，因此电感完全由导电迹线和通孔的几何形状确定。在图24-图25的实施例中，两个螺线管电感器720、740彼此足够接近地定位，以使它们彼此耦合(来自每个螺线管电感器720、740的磁场地部分穿过另一个)，从而产生当被考虑/用作差分对时影响两个螺线管电感器720、740的阻抗的互感。
通过调整环路的数量(在这里，每个螺线管电感器720、740具有单个环路)、环路的长度(它们的高度由印刷电路板710的厚度固定)以及每个螺线管电感器720、740的匝的旋向性(handedness)或指向(sense)(其控制每个电路的磁场是倾向于加在一起并且彼此加强，还是彼此相反)，来实现必要的电感。在这里，有利的是(空间的更有效使用)让环路在几何上转向在相反的指向上，这导致它们的磁场相互加强，因为每个电路中的瞬时电流在相反的方向上流动(它们是差分对的成员，因此瞬时电流流出一个绝缘位移触点同时流入另一个绝缘位移触点)。
所描绘的实施例中的螺线管电感器位于镀金属的绝缘位移接触孔714-3、714-6附近。在其它实施例中，螺线管电感器不一定靠近绝缘位移接触孔714。
虽然螺线管电感器720、740各自包括单个回路，但将认识到的是，在其它实施例中，可以通过紧邻第一环路添加具有与相同配置的附加导电迹线片段和导电通孔作为导电路径的一部分来添加附加的环路。
还将认识到的是，本文公开的螺线管电感器可以用在其中期望沿着传输线实现串联电感的其它应用中，其中传输线包括例如其它类型的回波损耗电路，诸如在美国专利no.7,326,089中公开的那些，和/或用在其中串联电感用于实现频率相关串扰补偿电路的应用中，例如在美国专利no.7,190,594中所公开的。美国专利no.7,326,089和美国专利no.7,190,594的全部内容通过引用并入本文。将进一步认识到的是，以上公开的螺线管电感器也可以在通信插头中以及另外的实施例中实现。
虽然上述实施例集中在包括印刷电路板的连接器上，但将认识到的是，根据本发明实施例的技术可以在不包括印刷电路板的连接器(诸如使用引线框架实现方案的插头或插座)中实现。
虽然上述实施例集中在包括差分传输线的连接器，但将认识到的是，根据本发明实施例的技术也可以在使用单端传输线的连接器中实现。例如，与使用单条差分传输线相反，在另外的实施例中，可以提供插头，其中一个或多个差分对被实现为彼此(以及与其余对的导体)具有非常低的耦合的两条单端传输线。
本发明不限于上述所示实施例；相反，这些实施例旨在向本领域技术人员完全和完整地公开本发明。在附图中，相同的标号始终指代相同的元件。为了清楚起见，一些部件的厚度和维度可能被夸大。
为了方便描述，空间相关术语，诸如“顶”、“底”、“侧面”、“上部”、“下部”等可以在本文中用来描述一个元件或特征与图中所示出的另(一个或多个)元件或特征的关系。应当理解，除图中所绘出的朝向之外，空间相关术语还旨在涵盖在使用或操作中的设备的不同朝向。例如，如果图中的设备被翻转，则描述为在其它元件或特征“之下”或“下面”的元素将定向为在所述其它元件或特征“之上”。因此，示例性术语“之下”可以涵盖之上和之下的朝向两者。设备可以以其它方式被定向(旋转90度或者以其它的朝向)并且本文所使用的空间相关描述符相应地被解释。
本发明针对诸如rj-45插头之类的通信连接器。如本文所使用的，当插头与插座配接时，术语“向前”和“前面”及其派生词是指由从插头的中心朝着首先被接纳在插座的插头孔内的插头部分延伸的向量定义的方向。相反，术语“向后”及其派生词是指与向前方向直接相反的方向。
为了简洁和/或清晰起见，可能没有详细描述众所周知的功能或构造。如本文所使用的，表述“和/或”包括相关联的列出的项中的一个或多个项的任何和全部组合。
本文所使用的术语仅仅是为了描述特定的实施例而不是要限制本发明。如本文所使用的，除非上下文明确地另外指出，否则单数形式“一个”和“该”也要包括复数形式。还应当理解，当在本说明书中使用时，术语“包括”、“包含”和/或“含有”指定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组合的存在或添加。
除非另外定义，否则本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。还将理解的是，诸如在常用字典中定义的那些术语应当被解释为具有与其在相关领域的上下文中的含义一致的含义，并且将不被理解为理想化或过度正式的感觉，除非在本文中明确地如此定义。
前述内容是对本发明的说明，而不应当被解释为对其的限制。虽然已经描述了本发明的示例性实施例，但是本领域技术人员将容易地认识到，在不实质上背离本发明的新颖教导和优点的情况下，可以在示例性实施例中进行许多修改。因而，所有此类修改都意图包括在如权利要求中所定义的本发明的范围内。本发明由以下权利要求定义，权利要求的等效物也包括在其中。