一种发光二极管的外延片及其制备方法与流程

本发明涉及半导体技术领域，特别涉及一种发光二极管的外延片及其制备方法。

背景技术：

以氮化镓为代表的半导体发光二极管(英文：Light Emitting Diode，简称：LED)，具有禁带宽度大、高电子饱和漂移速度、耐高温、大功率容量等优良特性，其三元合金InGaN的带隙从0.7ev到3.4ev连续可调，发光波长覆盖可见光和紫外线的整个区域，在新兴的光电产业中具有广大的前景。

GaN基LED外延片是在异质基底(如蓝宝石衬底)上外延生长U型GaN层、N型GaN层、发光层、P型GaN层而成。其中，发光层包括交替层叠的InGaN量子阱层和GaN量子垒层，GaN量子垒层将N型GaN层中的电子和P型GaN层中的空穴限制在InGaN量子阱层中复合发光。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

GaN和衬底之间晶格失配度大，为了避免晶格缺陷延伸到发光层中，通常在N型GaN层和发光层之间设置浅量子阱层，以降低U型GaN层和N型GaN层累积的应力。但是InGaN量子阱层和GaN量子垒层之间也存在晶格失配，导致发光层中依然存在较大的应力，产生较多的晶格缺陷，增加了电子和空穴的非辐射复合，减少了电子和空穴的辐射复合，最终降低了发光二极管的内量子效率。

技术实现要素：

为了解决现有技术的问题，本发明实施例提供了一种发光二极管的外延片及其制备方法。所述技术方案如下：

一方面，本发明实施例提供了一种发光二极管的外延片，所述外延片包括衬底、以及依次层叠在所述衬底上的低温缓冲层、高温缓冲层、N型GaN层、发光层、P型GaN层，所述发光层包括若干子层，所述子层包括量子阱层和层叠在所述量子阱层上的量子垒层，所述外延片还包括层叠在所述N型GaN层和所述发光层之间的量子缓冲层，所述量子缓冲层的晶格常数在所述量子阱层的晶格常数和所述量子垒层的晶格常数之间。

在本发明一种可能的实现方式中，所述量子阱层为InGaN层，所述量子垒层为GaN层；所述量子缓冲层为InGaN层，所述量子缓冲层中In组分的含量小于所述量子阱层中In组分的含量的0.1倍。

在本发明另一种可能的实现方式中，所述量子阱层为GaN层，所述量子垒层为AlGaN层；所述量子缓冲层为AlGaN层，所述量子缓冲层中Al组分的含量小于所述量子垒层中Al组分的含量的0.1倍。

在本发明又一种可能的实现方式中，所述量子阱层为InGaN层，所述量子垒层为AlGaN层；所述量子缓冲层为InAlGaN层、InGaN层、AlGaN层、GaN层中的一种，所述量子缓冲层中In组分的含量小于所述量子阱层中In组分的含量的0.1倍，且所述量子缓冲层中Al组分的含量小于所述量子垒层中Al组分的含量的0.1倍。

可选地，所述量子缓冲层的厚度与所述量子垒层的厚度之差的绝对值小于设定值，或者所述量子缓冲层的厚度大于所述量子垒层的厚度。

可选地，所述外延片还包括层叠在所述量子缓冲层和所述发光层之间的插入层，所述插入层的厚度小于10nm。

可选地，所述外延片还包括层叠在所述N型GaN层和所述量子缓冲层之间的浅量子阱层。

可选地，所述量子缓冲层掺杂有Si。

另一方面，本发明实施例提供了一种发光二极管的外延片的制备方法，所述制备方法包括：

在衬底上依次生长低温缓冲层、高温缓冲层、N型GaN层、量子缓冲层、发光层、P型GaN层；

其中，所述发光层包括若干子层，所述子层包括量子阱层和层叠在所述量子阱层上的量子垒层，所述量子缓冲层的晶格常数在所述量子阱层的晶格常数和所述量子垒层的晶格常数之间。

可选地，所述量子缓冲层的生长温度与所述量子垒层的生长温度之差的绝对值不超过50℃

本发明实施例提供的技术方案带来的有益效果是：

通过在N型GaN层和发光层之间的量子缓冲层，量子缓冲层的晶格常数在量子阱层的晶格常数和量子垒层的晶格常数之间，可以减少量子阱层和量子垒层在量子缓冲层上交替生长时产生的应力，从而减少发光层内的晶格缺陷，减少了电子和空穴的非辐射复合，增加了电子和空穴的辐射复合，最终提高了发光二极管的内量子效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例一提供的一种发光二极管的外延片的结构示意图；

图2是本发明实施例二提供的一种发光二极管的外延片的制备方法的流程示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

实施例一

本发明实施例提供了一种发光二极管的外延片，参见图1，该外延片包括衬底1、以及依次层叠在衬底1上的低温缓冲层2、高温缓冲层3、N型GaN层4、量子缓冲层5、发光层6、P型GaN层7。

在本实施例中，如图1所示，发光层6包括若干子层60，子层60包括量子阱层61和层叠在量子阱层61上的量子垒层62。量子缓冲层的晶格常数在量子阱层的晶格常数和量子垒层的晶格常数之间。

在本实施例的一种实现方式中，量子阱层为InGaN层，量子垒层为GaN层；量子缓冲层可以为InGaN层，量子缓冲层中In组分的含量小于量子阱层中In组分的含量的0.1倍。

在本实施例的另一种实现方式中，量子阱层为GaN层，量子垒层为AlGaN层；量子缓冲层可以为AlGaN层，量子缓冲层中Al组分的含量小于量子垒层中Al组分的含量的0.1倍。

在本实施例的又一种实现方式中，量子阱层为InGaN层，量子垒层为AlGaN层；量子缓冲层可以为InAlGaN层、InGaN层、AlGaN层、GaN层中的一种，量子缓冲层中In组分的含量小于量子阱层中In组分的含量的0.1倍，且量子缓冲层中Al组分的含量小于量子垒层中Al组分的含量的0.1倍。

可选地，量子缓冲层的厚度与量子垒层的厚度之差的绝对值小于设定值，或者量子缓冲层的厚度大于量子垒层的厚度，以起到减少应力产生的作用。

可选地，量子缓冲层可以掺有Si，以利于电子注入。

具体地，衬底可以为蓝宝石衬底，低温缓冲层和高温缓冲层可以为GaN层。进一步地，低温缓冲层和高温缓冲层中可以掺有Al。

具体地，N型GaN层可以采用Si作为N型掺杂剂，P型GaN层可以采用Mg作为P型掺杂剂。

可选地，该外延片还可以包括层叠在量子缓冲层和发光层之间的插入层，如电子阻挡层插入层的厚度小于10nm。

可选地，该外延片还可以包括层叠在N型GaN层和量子缓冲层之间的浅量子阱层，以阻隔晶格缺陷延伸到发光层。

可选地，该外延片还可以包括层叠在发光层和P型GaN层之间的过渡层，如P型AlGaN层。

可选地，该外延片还可以包括层叠在P型GaN层上的P型接触层。

本发明实施例通过在N型GaN层和发光层之间的量子缓冲层，量子缓冲层的晶格常数在量子阱层的晶格常数和量子垒层的晶格常数之间，可以减少量子阱层和量子垒层在量子缓冲层上交替生长时产生的应力，从而减少发光层内的晶格缺陷，减少了电子和空穴的非辐射复合，增加了电子和空穴的辐射复合，最终提高了发光二极管的内量子效率。

实施例二

本发明实施例提供了一种发光二极管的外延片的制备方法，适用于制备实施例一提供的外延片。实现时采用高纯H₂或者N₂作为载气，采用TMGa、TMAl、TMIn和NH₃分别作为Ga源、Al源、In源和N源，采用SiH₄和Cp₂Mg分别作为N型掺杂剂和P型掺杂剂，采用金属有机化学气相沉积设备或者其他设备完成外延片制备。

具体地，参见图2，该制备方法包括：

步骤200：将衬底在1300℃的H₂气氛下进行热处理10分钟，清洁衬底的表面。

步骤201：在衬底上生长低温缓冲层。

具体地，该步骤201可以包括：

在550℃的温度下，在衬底的表面生长一层厚度为20～300nm的GaN层，形成低温缓冲层。

步骤202：在低温缓冲层上生长高温缓冲层。

具体地，该步骤202可以包括：

将温度升至1100℃，在低温缓冲层上生长一层厚度为3μm的GaN层，形成高温缓冲层。

步骤203：在高温缓冲层上生长N型GaN层。

具体地，该步骤203可以包括：

在高温缓冲层上生长一层厚度为2μm的掺杂Si的GaN层，形成N型GaN层。

步骤204：在N型GaN层上生长量子缓冲层。

在本实施例中，量子缓冲层为晶格常数在量子阱层和量子垒层之间的InGaN层，InGaN层中In组分的含量为3％，InGaN层的厚度为10～30nm。

可选地，InGaN层中可以掺有Si。

步骤205：在量子缓冲层上生长发光层。

在本实施例中，发光层包括5～10层子层，子层包括量子阱层和层叠在量子阱层上的量子垒层，量子阱层为厚度为2.5nm的InGaN层(In组分的含量可以为5％～10％)，量子垒层为厚度为15nm的GaN层。

可选地，GaN层中可以掺有Si。

步骤206：在发光层上生长P型GaN层。

具体地，该步骤206可以包括：

在发光层上生长厚度为300nm的掺杂Mg的GaN层，形成P型GaN层。

本发明实施例通过在N型GaN层和发光层之间的量子缓冲层，量子缓冲层的晶格常数在量子阱层的晶格常数和量子垒层的晶格常数之间，可以减少量子阱层和量子垒层在量子缓冲层上交替生长时产生的应力，从而减少发光层内的晶格缺陷，减少了电子和空穴的非辐射复合，增加了电子和空穴的辐射复合，最终提高了发光二极管的内量子效率。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。