本发明涉及半导体技术领域，特别涉及一种ldmos(lateraldiffusionmetaloxidesemiconductor，横向扩散金属氧化物半导体)器件及其制造方法。
背景技术：
ldmos器件在功率器件市场中占据相当大的部分。在传统的ldmos中，使用低掺杂n型注入形成n漏极漂移区，并使用p型注入形成p阱区，在n漏极漂移区与p阱区之间存在间隔。随着马达、移动设备等的发展，ldmos器件发展越来越多。目前存在许多方法来制造具有不同结构和性能的ldmos器件。
但是高级应用尤其是移动应用持续增加对高性能ldmos的需求，从而延长电池时间。但是很难在不降低bv(breakdownvoltage，击穿电压)的情况下实现高性能。当前经常需要在bvds(源漏之间的击穿电压)和rdson(源漏之间的导通电阻)之间进行权衡。
技术实现要素：
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
根据本发明的第一方面，提供了一种ldmos器件，包括：具有第一导电类型的第一区域；位于所述第一区域内的具有第二导电类型的漂移区域，所述第二导电类型与所述第一导电类型相反；以及具有所述第一导电类型的多个第二区域，所述第二区域位于所述漂移区域内并沿所述漂移区域的深度方向延伸至所述第一区域，相邻的所述第二区域间隔开。
在一个实施例中，所述多个第二区域中，相邻的第二区域的距离范围为0.3微米至0.7微米。
在一个实施例中，所述第二区域的掺杂浓度大于所述漂移区域的掺杂浓度。
在一个实施例中，所述第二区域的掺杂浓度的范围为2.0×1012atom/cm3至1.0×1013atom/cm3。
在一个实施例中，所述第一导电类型为p型，所述第二导电类型为n型；或者所述第一导电类型为n型，所述第二导电类型为p型。
在一个实施例中，所述ldmos器件还包括：位于所述第一区域内的具有第一导电类型的阱区；其中所述漂移区域与所述阱区间隔开。
在一个实施例中，所述ldmos器件还包括：位于所述第一区域之上的栅极结构；以及在所述阱区中的源区和在所述漂移区域中的漏区；其中，所述源区和所述漏区分别在所述栅极结构两侧。
在一个实施例中，所述ldmos器件还包括：在所述第一区域中的第一沟槽隔离部和第二沟槽隔离部，其中，所述第一沟槽隔离部在所述阱区中且与所述源区邻接，所述第二沟槽隔离部在所述漂移区域中且与所述漏区邻接；以及位于所述阱区中的体接触区，其中所述体接触区和所述源区分别在所述第一沟槽隔离部的两侧。
在一个实施例中，所述栅极结构包括：位于所述第一区域上的栅极绝缘物层，在所述栅极绝缘物层上的栅极，以及在所述栅极的侧面上的间隔物；其中，所述栅极的一部分和所述间隔物的一部分位于所述第二沟槽隔离部之上。
在上述ldmos器件中，形成有多个间隔开的第二区域，该第二区域位于漂移区域内并沿该漂移区域的深度方向延伸至第一区域，这样当在ldmos器件上施加电压时，这些第二区域可以扩大漂移区域到阱区的耗尽区宽度，使得该电场分布更加分散，从而可以减小分布在耗尽区上的电场密度，这样可以提高器件的源漏之间的击穿电压，并可以提高器件性能。
根据本发明的第二方面，提供了一种ldmos器件的制造方法，，包括：提供半导体结构，所述半导体结构包括具有第一导电类型的第一区域；形成位于所述第一区域内的具有第二导电类型的漂移区域，所述第二导电类型与所述第一导电类型相反；以及对所述半导体结构执行掺杂以形成具有所述第一导电类型的多个第二区域，所述第二区域位于所述漂移区域内并沿所述漂移区域的深度方向延伸至所述第一区域，相邻的所述第二区域间隔开。
在一个实施例中，所述多个第二区域中，相邻的第二区域的距离范围为0.3微米至0.7微米。
在一个实施例中，所述第二区域的掺杂浓度大于所述漂移区域的掺杂浓度。
在一个实施例中，所述第二区域的掺杂浓度的范围为2.0×1012atom/cm3至1.0×1013atom/cm3。
在一个实施例中，通过离子注入工艺执行所述掺杂，所述离子注入的能量范围为500kev至800kev；其中，所述第一导电类型为p型，所述第二导电类型为n型，所述离子注入的杂质为p型杂质；或者所述第一导电类型为n型，所述第二导电类型为p型，所述离子注入的杂质为n型杂质。
在一个实施例中，对所述半导体结构执行掺杂以形成所述多个第二区域的步骤包括：在所述半导体结构上形成图案化的掩模层，所述掩模层具有多个露出所述半导体结构的部分的开口，所述开口位于所述漂移区域之上；通过所述多个开口对所述半导体结构执行掺杂以形成多个第二区域；以及去除所述掩模层。
在一个实施例中，在形成所述漂移区域的步骤中，所述方法还包括：形成位于所述第一区域内的具有第一导电类型的阱区；其中所述漂移区域与所述阱区间隔开。
在一个实施例中，所述方法还包括：在所述第一区域之上形成栅极结构；以及在所述阱区中形成源区并在所述漂移区域中形成漏区；其中，所述源区和所述漏区分别在所述栅极结构两侧。
在一个实施例中，在提供所述半导体结构的步骤中，所述半导体结构还包括：在所述第一区域中的第一沟槽隔离部和第二沟槽隔离部；其中，形成所述漂移区域的步骤使得所述第二沟槽隔离部在所述漂移区域中；形成所述阱区的步骤使得所述第一沟槽隔离部在所述阱区中；在形成所述源区的过程中，所述源区与所述第一沟槽隔离部邻接；在形成所述漏区的过程中，所述漏区与所述第二沟槽隔离部邻接。
在一个实施例中，在形成所述第二区域的步骤中，通过所述第二沟槽隔离部对所述半导体结构执行所述掺杂以形成第二区域。
在一个实施例中，所述方法还包括：在所述阱区中形成体接触区，其中所述体接触区和所述源区分别在所述第一沟槽隔离部的两侧。
在一个实施例中，所述栅极结构包括：位于所述第一区域上的栅极绝缘物层，在所述栅极绝缘物层上的栅极，以及在所述栅极的侧面上的间隔物；其中，所述栅极的一部分和所述间隔物的一部分位于所述第二沟槽隔离部之上。
在上述ldmos器件的制造方法中，形成了多个间隔开的第二区域，该第二区域位于漂移区域内并沿该漂移区域的深度方向延伸至第一区域，这样当在ldmos器件上施加电压时，这些第二区域可以扩大漂移区域到阱区的耗尽区宽度，使得该电场分布更加分散，从而可以减小分布在耗尽区上的电场密度，这样可以提高器件的源漏之间的击穿电压，并可以提高器件性能。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出根据本发明一个实施例的ldmos器件的制造方法的流程图。
图2是示意性地示出根据本发明一个实施例的ldmos器件的制造过程中一个阶段的结构的横截面图。
图3是示意性地示出根据本发明一个实施例的ldmos器件的制造过程中一个阶段的结构的横截面图。
图4是示意性地示出根据本发明一个实施例的ldmos器件的制造过程中一个阶段的结构的横截面图。
图5是示意性地示出根据本发明一个实施例的ldmos器件的制造过程中一个阶段的结构的横截面图。
图6是示意性地示出根据本发明一个实施例的ldmos器件的制造过程中一个阶段的结构的横截面图。
图7是示意性地示出根据本发明一个实施例的ldmos器件的制造过程中一个阶段的结构的横截面图。
图8是示意性地示出根据本发明一个实施例的ldmos器件的制造过程中一个阶段的结构的横截面图。
图9a是示出现有技术的ldmos器件的电场分布示意图。
图9b是示出根据本发明一个实施例的ldmos器件的电场分布示意图。
图10是分别示出现有技术的ldmos器件和本发明实施例的ldmos器件的击穿电压和导通电阻的关系图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1是示出根据本发明一个实施例的ldmos器件的制造方法的流程图。
在步骤s11，提供半导体结构，该半导体结构包括具有第一导电类型的第一区域。
在步骤s12，形成位于第一区域内的具有第二导电类型的漂移区域，该第二导电类型与第一导电类型相反。
在步骤s13，对半导体结构执行掺杂以形成具有第一导电类型的多个第二区域，该第二区域位于漂移区域内并沿该漂移区域的深度方向延伸至第一区域，相邻的第二区域间隔开。
在该ldmos器件的制造方法中，形成了多个间隔开的第二区域，该第二区域位于漂移区域内并沿该漂移区域的深度方向延伸至第一区域，这样当在ldmos器件上施加电压时，这些第二区域可以扩大漂移区域到阱区的耗尽区宽度，使得该电场分布更加分散，从而可以减小分布在耗尽区上的电场密度，这样可以提高器件的源漏之间的击穿电压，并可以提高器件性能。
图2至图8是示意性地示出根据本发明一个实施例的ldmos器件的制造过程中若干阶段的结构的横截面图。下面结合图2至图8详细描述根据本发明一个实施例的ldmos器件的制造过程。
首先，如图2所示，提供半导体结构。该半导体结构包括具有第一导电类型的第一区域211。例如，可以对半导体衬底(例如硅衬底)执行掺杂以在半导体衬底中形成第一区域211。例如，第一导电类型可以为p型或n型。在一个实施例中，如图2所示，该半导体结构还可以包括：在第一区域211中的第一沟槽隔离部31和第二沟槽隔离部32。例如该第一沟槽隔离部和该第二沟槽隔离部可以为sti(shallowtrenchisolation，浅沟槽隔离)。即，该第一沟槽隔离部和该第二沟槽隔离部可以分别包括：形成在第一区域中的沟槽和填充在沟槽中的绝缘物层(例如二氧化硅)。
接下来，如图3所示，形成位于第一区域211内的具有第二导电类型的漂移区域(driftregion)212，该第二导电类型与该第一导电类型相反。在一个实施例中，在形成该漂移区域的步骤中，所述方法还可以包括：如图3所示，形成位于第一区域211内的具有第一导电类型的阱区213。其中该漂移区域212与该阱区213间隔开。例如，该漂移区域212和该阱区213可以被第一区域211的一部分间隔开。
在一个实施例中，第一导电类型为p型，第二导电类型为n型。例如，第一区域211为p型区域，漂移区域212为n型漂移区域，阱区213为p型阱区。在另一个实施例中，第一导电类型为n型，第二导电类型为p型。例如，第一区域211为n型区域，漂移区域212为p型漂移区域，阱区213为n型阱区。
在一个实施例中，可以通过掺杂工艺(例如离子注入工艺)在第一区域211内分别形成具有第二导电类型的漂移区域212和具有第一导电类型的阱区213。该漂移区域212和该阱区213的掺杂浓度可以分别大于第一区域211的掺杂浓度。
例如，可以先通过第一掺杂(例如离子注入工艺)形成漂移区域212，然后通过第二掺杂(例如离子注入工艺)形成阱区213。又例如，可以先通过第二掺杂(例如离子注入工艺)形成阱区213，然后通过第一掺杂(例如离子注入工艺)形成漂移区域212。因此，这里形成漂移区域和阱区的先后顺序可以不受限制。
此外，在一些实施例中，如图3所示，形成漂移区域的步骤使得第二沟槽隔离部32在该漂移区域212中。形成阱区的步骤使得第一沟槽隔离部31在该阱区213中。即，可以通过第二沟槽隔离部32执行上述第一掺杂以形成漂移区域212，通过第一沟槽隔离部31执行上述第二掺杂以形成阱区213。
接下来，对半导体结构执行掺杂以形成具有第一导电类型的多个第二区域。该第二区域位于漂移区域内并沿该漂移区域的深度方向延伸至第一区域，相邻的第二区域间隔开。
下面结合图4和图5来详细描述对半导体结构执行掺杂以形成多个第二区域的过程。
可选地，该形成多个第二区域的步骤可以包括：如图4所示，在半导体结构上形成图案化的掩模层(例如光致抗蚀剂)43，该掩模层43具有多个露出半导体结构的部分的开口44(例如图4中示出了两个开口44)，该开口位于漂移区域212之上。
可选地，该形成多个第二区域的步骤还可以包括：如图4所示，通过该多个开口44对半导体结构执行掺杂以形成多个第二区域222。在一些实施例中，在形成该第二区域的步骤中，可以通过第二沟槽隔离部32对半导体结构执行所述掺杂以形成第二区域222，这样可以使得一些第二区域222位于该第二沟槽隔离部32的正下方，如图4所示。
在一些实施例中，可以通过离子注入工艺执行上述掺杂以形成第二区域。可以根据漂移区域的深度来确定该离子注入所需要的能量，以确保形成的第二区域能够位于漂移区域内并沿该漂移区域的深度方向延伸至第一区域。例如该离子注入的能量范围可以为500kev至800kev(例如该离子注入的能量可以为600kev或700kev)。
在第一导电类型为p型，第二导电类型为n型(即第一区域211为p型，漂移区域212为n型)的情况下，该离子注入的杂质为p型杂质(例如包含硼的杂质)，从而使得形成的第二区域为p型。在第一导电类型为n型，第二导电类型为p型(即第一区域211为n型，漂移区域212为p型)的情况下，该离子注入的杂质为n型杂质(例如包含磷或砷的杂质)，从而使得形成的第二区域为n型。
该第二区域222具有第一导电类型，即与第一区域211的导电类型相同，与漂移区域212的导电类型相反。虽然图4中示出了两个第二区域，但是本领域技术人员应该理解，该第二区域的个数可以多于两个，例如三个、四个等。这些第二区域中，相邻的第二区域间隔开，因此这些第二区域呈近似爪形结构(clawgeometry)。
在一个实施例中，第二区域222的掺杂浓度大于漂移区域212的掺杂浓度。例如，第二区域222的掺杂浓度的范围可以为2.0×1012atom/cm3至1.0×1013atom/cm3。例如，第二区域222的掺杂浓度可以为4.0×1012atom/cm3、6.0×1012atom/cm3或8.0×1012atom/cm3等。该第二区域的掺杂浓度不宜过大，因为如果掺杂浓度太大的话可能会导致相邻的第二区域合并在一起。
在一个实施例中，在制造过程中，可以根据第二区域的掺杂浓度确定相邻的第二区域之间的距离。例如，所述多个第二区域222中，相邻的第二区域的距离范围可以为0.3微米至0.7微米。例如相邻的第二区域的距离可以为0.4微米、0.5微米或0.6微米等。
可选地，该形成多个第二区域的步骤还可以包括：如图5所示，去除掩模层43。通过上述过程，在半导体结构中形成了多个第二区域。
接下来，上述制造方法还可以包括：如图6所示，在第一区域211之上形成栅极结构50。例如，如图6所示，该栅极结构50可以包括：位于第一区域211上的栅极绝缘物层(例如硅的氧化物)501，在该栅极绝缘物层501上的栅极(例如多晶硅)502，以及在该栅极502的侧面上的间隔物(例如硅的氧化物或硅的氮化物)503。该栅极502的一部分和该间隔物503的一部分位于第二沟槽隔离部32之上。
接下来，上述制造方法还可以包括：如图7所示，例如可以通过掺杂工艺在阱区213中形成源区61并在漂移区域212中形成漏区62。该源区61和该漏区62分别在栅极结构50两侧。该源区61和漏区62具有第二导电类型。即在漂移区域212为n型漂移区域，阱区213为p型阱区的情况下，该源区61和该漏区62的导电类型为n型；在漂移区域212为p型漂移区域，阱区213为n型阱区的情况下，该源区61和该漏区62的导电类型为p型。该源区61的掺杂浓度大于阱区213的掺杂浓度，该漏区62的掺杂浓度大于漂移区域212的掺杂浓度。如图7所示，在形成该源区61的过程中，该源区61与第一沟槽隔离部31邻接；在形成该漏区62的过程中，该漏区62与第二沟槽隔离部32邻接。
接下来，上述制造方法还可以包括：如图8所示，在阱区213中形成体接触区73，其中该体接触区73和该源区61分别在第一沟槽隔离部31的两侧。该体接触区73具有第一导电类型，即该体接触区73的导电类型与阱区213的导电类型相同。在一个实施例中，该体接触区73的掺杂浓度大于阱区213的掺杂浓度。该体接触区可以降低接触电阻。
至此，提供了根据本发明另一个实施例的ldmos器件的制造方法。上述方法可以提高所形成的ldmos器件(例如可以作为ldmos器件)的击穿电压，并可以提高器件性能。
由上述制造方法，还形成了一种ldmos器件。如图8所示，该ldmos器件可以包括具有第一导电类型的第一区域211。
如图8所示，该ldmos器件还可以包括位于该第一区域211内的具有第二导电类型的漂移区域212，该第二导电类型与该第一导电类型相反。
如图8所示，该ldmos器件还可以包括具有第一导电类型的多个(例如至少两个)第二区域222。该第二区域222位于该漂移区域212内并沿该漂移区域212的深度方向延伸至第一区域211，相邻的第二区域222间隔开。
在一个实施例中，所述多个第二区域222中，相邻的第二区域的距离范围可以为0.3微米至0.7微米。例如相邻的第二区域的距离可以为0.4微米、0.5微米或0.6微米等。
在一个实施例中，该第二区域222的掺杂浓度大于该漂移区域212的掺杂浓度。例如，该第二区域的掺杂浓度的范围可以为2.0×1012atom/cm3至1.0×1013atom/cm3。例如，该第二区域222的掺杂浓度可以为4.0×1012atom/cm3、6.0×1012atom/cm3或8.0×1012atom/cm3等。
在一个实施例中，如图8所示，该ldmos器件还可以包括位于第一区域211内的具有第一导电类型的阱区213。其中该漂移区域212与该阱区213间隔开。
在一个实施例中，第一导电类型为p型，第二导电类型为n型，即第一区域211为p型，漂移区域212为n型，阱区213为p型，以及第二区域222为p型。在另一个实施例中，第一导电类型为n型，第二导电类型为p型，即第一区域211为n型，漂移区域212为p型，阱区213为n型，以及第二区域222为n型。
在一个实施例中，如图8所示，该ldmos器件还可以包括位于第一区域211之上的栅极结构50。该栅极结构50可以包括：位于第一区域211上的栅极绝缘物层501，在该栅极绝缘物层501上的栅极502，以及在该栅极502的侧面上的间隔物503。
在一个实施例中，如图8所示，该ldmos器件还可以包括在阱区213中的源区61和在漂移区域212中的漏区62。其中，该源区61和该漏区62分别在栅极结构50两侧。
在一个实施例中，如图8所示，该ldmos器件还可以包括在第一区域211中的第一沟槽隔离部31和第二沟槽隔离部32。该第一沟槽隔离部31在阱区213中且与源区61邻接，该第二沟槽隔离部32在漂移区域212中且与漏区62邻接。在一个实施例中，如图8所示，栅极502的一部分和间隔物503的一部分位于该第二沟槽隔离部32之上。
在一个实施例中，如图8所示，该ldmos器件还可以包括位于阱区213中的体接触区73。该体接触区73和该源区61分别在第一沟槽隔离部31的两侧。在一个实施例中，该体接触区73的掺杂浓度大于阱区213的掺杂浓度。该体接触区可以降低接触电阻。
在上述ldmos器件中形成了多个第二区域，这样当在ldmos器件上施加电压时，这些第二区域可以扩大漂移区域到阱区的耗尽区宽度，使得该电场分布更加分散，从而可以减小分布在耗尽区上的电场密度，这样可以提高器件的源漏之间的击穿电压bvds，并可以提高器件性能。
图9a是示出现有技术的ldmos器件的电场分布示意图。其中，图9a中示出了漂移区域112。该图9a所示的ldmos器件没有形成本发明所提及的多个第二区域。图9a示出了在该ldmos器件上施加电压后的电场线的分布示意图。图9b是示出根据本发明一个实施例的ldmos器件的电场分布示意图。其中，图9b中示出了漂移区域212和两个第二区域222。图9b示出了在该ldmos器件上施加电压后的电场线的分布示意图。从图9a和图9b比较来看，很明显，图9b示出的电场线的密度更小，也即电场更加分散，这样可以增加器件的击穿电压。
图10是分别示出现有技术的ldmos器件和本发明实施例的ldmos器件的击穿电压和导通电阻的关系图。其中，方框标记表示现有技术的ldmos器件(即没有形成第二区域的ldmos器件)的测试点，三角标记表示本发明实施例的ldmos器件(即形成有第二区域的ldmos器件)的测试点。从图10可以看出，相比现有技术的ldmos器件，在相同的源漏导通电阻的情况下，本发明的ldmos器件的源漏之间的击穿电压bvds更大。另外，相比现有技术的ldmos器件，在相同的击穿电压的情况下，本发明的ldmos器件的源漏导通电阻rdson更小，因此器件性能更高。因此，本发明的ldmos器件可以在尽量保持器件性能的前提下提高器件的击穿电压，或者在尽量保持击穿电压的前提下提高器件性能。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。