本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术：
随着可携式个人设备的流行，对存储器的需求进一步的增加，对存储器技术的研究成为了信息技术研究的重要方向，为了更好地提高存储密度和数据存储的可靠性，研发重点逐渐主要集中在非挥发性存储器(nvm，non-volatilememory)。nor(“或非”型电子逻辑门)型快闪存储器能够以随机存取的方式来被读取或者被程式化，并由于其非易失性(non-volatility)、耐久性(durability)以及快速的存取时间而在移动装置中被广泛地使用。
自对准反转接触技术适于45nm的nor器件，在自对准反转接触制作中，用作自对准反转接触停止层的氮化硅层位于栅极间隙壁氧化物上的部分在层间介电层平坦化时会被过研磨去除，这导致栅极间隙壁中(间隙壁一般为氧化物-氮化物-氧化物结构)的衬垫氧化物在通过湿法工艺形成反转接触的过程中也暴露在氢氟酸下，使得间隙壁顶部的衬垫氧化物被去除，如图1中虚线区域所示，这会使得栅极和源/漏之间的击穿电压变低，甚至在当钨和钛/氮化钛等填充间隙(衬垫氧化物去除后形成的间隙和反转接触孔)之后导致漏电流。
因此，需要提出一种新的半导体器件的制作方法，以解决上述问题。
技术实现要素：
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提出一种半导体器件的制作方法，可以克服栅极间隙壁顶部的反转接触刻蚀停止层被去除导致的栅极与源/漏之间的击穿电压降低的问题。
本发明一方面提供一种半导体器件的制作方法，其包括：
提供半导体衬底，在所述半导体衬底上形成堆叠栅，在所述堆叠栅的侧壁上形成间隙壁；
在所述半导体衬底上形成包围所述堆叠栅的层间介电层；
在所述层间介电层中形成源极接触和漏极接触；
其中，所述间隙壁顶部区域全部由与所述层间介电层具有刻蚀选择性的材料构成。
优选地，所述在所述堆叠栅的侧壁上形成间隙壁包括：
在所述堆叠栅的侧壁上形成初始间隙壁，所述初始间隙壁至少包括一层氧化层；
去除所述初始间隙壁中的氧化层位于所述间隙壁顶部区域的部分；
用与所述层间介电层具有刻蚀选择性的材料填充所述间隙壁的顶部区域，以使所述间隙壁顶部区域全部由与所述层间介电层具有刻蚀选择性的材料构成。
优选地，所述去除所述初始间隙壁中的氧化层位于所述间隙壁顶部区域的部分包括：
在所述半导体衬底形成包围并覆盖所述堆叠栅的填充层；
去除部分所述填充层以露出所述堆叠栅和初始间隙壁的顶部区域；
使用湿法工艺去除所述初始间隙壁中的氧化层位于所述间隙壁顶部区域的部分；
去除剩余的所述填充层。
优选地，所述初始间隙壁包括依次层叠的第一氧化层、氮化层和第二氧化层。
优选地，所述填充层为有机填充层。
优选地，与所述层间介电层具有刻蚀选择性的材料为氮化物。
优选地，还包括形成覆盖所述半导体衬底表面、间隙壁和所述堆叠栅顶部的反转接触刻蚀停止层。
优选地，所述用与所述层间介电层具有刻蚀选择性的材料填充所述间隙壁的顶部区域的步骤与所述形成反转接触刻蚀停止层的步骤在同一步骤中完成。
优选地，所述反转接触刻蚀停止层的形成采用炉管工艺。
本发明提出的半导体器件的制作方法，通过使间隙壁顶部区域的材料全部为与层间介电层具有刻蚀选择性的材料，使得后续通过反转接触刻蚀工艺形成源漏接触孔时不会在间隙壁顶部形成空隙，从而避免了在形成源漏接触时导电材料也填充到间隙壁顶部区域中而导致栅极与源/漏极之间的击穿电压降低，提高了器件的性能和良率。
本发明另一方面提供一种采用上述方法制作的半导体器件，该半导体器件包括：
半导体衬底，在所述半导体衬底上形成有堆叠栅，在所述堆叠栅的侧壁上形成有间隙壁；
在所述半导体衬底上形成有包围所述堆叠栅的层间介电层；
在所述层间介电层中形成源极接触和漏极接触；
其中，所述间隙壁顶部区域全部由与所述层间介电层具有刻蚀选择性的材料构成。
优选地，所述间隙壁的顶部区域全部由氮化物构成。。
本发明提出的半导体器件可以避免栅极与源/漏极之间的击穿电压降低，因而性能和良率提高。
本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出目前一种间隙壁形成有空隙的nor器件的示意性sem图示；
图2示出了根据本发明一实施方式的半导体器件的制作方法的步骤流程图
图3a～图17a示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的沿有源区方向的剖视图；
图3b～图17b示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件沿隔离结构方向的剖视图；
图18示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
如前所述，目前nor器件进行反转接触制作时部分间隙壁氧化物被去除导致栅极与源/漏击穿电压降低，本发明针对这种情况，提出一种半导体器件的制作方法，其克服这种问题。
如图2所示，该制作方法包括：步骤200，提供半导体衬底，在所述半导体衬底上形成堆叠栅，在所述堆叠栅的侧壁上形成间隙壁；步骤201，在所述半导体衬底上形成包围所述堆叠栅的层间介电层；步骤202，在所述层间介电层中形成源极接触和漏极接触；其中，所述间隙壁顶部区域全部由与所述层间介电层具有刻蚀选择性的材料构成。
本发明提出的半导体器件的制作方法，通过使间隙壁顶部区域的材料全部为与层间介电层具有刻蚀选择性的材料，使得后续通过反转接触刻蚀工艺形成源漏接触孔时不会在间隙壁顶部形成空隙，从而避免了在形成源漏接触时导电材料也填充到间隙壁顶部区域中而导致栅极与与源/漏极之间的击穿电压降低，提高了器件的性能和良率。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面将参照图3a至图17a以及图3b～图17b对本发明一实施方式的半导体器件的制作方法做详细描述，其中图3a～图17a示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的沿有源区方向的剖视图；图3b～图17b示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件沿隔离结构方向的剖视图。
在本实施例中，以制作nor存储器的源漏接触为例来具体说明本发明提出的半导体器件的制作方法。请参考上述附图，本实施例的半导体器件的制作方法包括下述步骤：
首先，提供半导体衬底300，在所述半导体衬底上形成堆叠栅，在所述堆叠栅的侧壁上形成初始间隙壁307，所述初始间隙壁307至少包括一层氧化层，所形成的结构如图3a和图3b所示。
其中，半导体衬底300可以是以下所提到的材料中的至少一种：si、ge、sige、sic、sigec、inas、gaas、inp或者其它iii/v化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。半导体衬底300上可以形成有器件，例如nmos和/或pmos等。同样，半导体衬底300中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。作为示例，在本实施例中，半导体衬底300的构成材料选用单晶硅。
半导体衬底300中的隔离结构301，可以为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构，其可以通过本领域常用的方法形成，以定义并分隔有源区。作为示例，在隔离结构301采用浅沟槽隔离(sti)结构。
隧穿氧化层302示例性地为氧化硅层，其可以通过诸如热氧化法、pvd(物理气相沉积)、cvd(化学气相沉积)、ald(原子层沉积)等方法形成。
堆叠栅包括依次堆叠设置的浮栅303、介质层304、控制栅305和控制栅硬掩膜层306，其中浮栅303靠近半导体衬底300，而控制栅305源漏半导体衬底300。示例性地，浮栅303和控制栅305采用例如多晶硅等半导体材料，并通过选择分子束外延(mbe)、金属有机化学气相沉积(mocvd)、低压化学气相沉积(lpcvd)、激光烧蚀沉积(lad)以及选择外延生长(seg)中的一种形成。介质层304比如为氧化物、氮化物等介电材料，优选地，在本实施例中，介质层304采用ono结构(即，氧化物-氮化物-氧化物)，这样既具有良好的界面性能，也具有良好的介电性能和合适的厚度。控制栅硬掩膜层306可以采用各种合适的掩膜材料，例如氧化物、氮化物、氮氧化物等。示例性地，在本实施例中，控制栅硬掩膜层306采用氮化物，示例性地为氮化硅，可以通过诸如pvd(物理气相沉积)、cvd(化学气相沉积)、ald(原子层沉积)等方法形成。
初始间隙壁307形成在堆叠栅的侧壁上，并且包括至少一侧氧化层。示例性地，间隙壁307包括第一氧化层3070、氮化层3071和第二氧化层3072。氧化层和氮化层可以采用常用的氧化物和氮化物，例如二氧化硅、氮化硅、氮氧化硅等。
接着，在所述半导体衬底300上形成包围并覆盖所述堆叠栅的填充层308，所形成的结构如图4a和图4b所示。
填充层308采用各种覆盖性好的材料，示例性地，在本实施例中，填充层308采用有机填充层(odl)。
可以理解的是，填充层308的厚度大于堆叠栅的厚度，也即填充层308高于堆叠栅表面。
接着，去除部分填充层308，以露出所述堆叠栅和间隙壁307的顶部区域，所形成的结构如图5a和图5b所示。
示例性地，通过合适的湿法或干法刻蚀工艺执行凹陷(recess)刻蚀，以去除部分填充层308，使填充层308的顶部低于堆叠栅的表面，以露出所述堆叠栅和间隙壁307的顶部区域。
接着，去除所述初始间隙壁307中的氧化层位于所述初始间隙壁307顶部区域的部分，所形成的结构如图6a和图6b所示。
示例性地，通过湿法刻蚀工艺，例如通过合适浓度的氢氟酸(hf)进行刻蚀，从而去除所述初始间隙壁307中的氧化层位于所述初始间隙壁307顶部区域的部分，同时在所述初始间隙壁307的顶部区域形成空隙，如图6a和图6b中虚线圆圈所示。
接着，去除剩余的填充层308，所形成的结构如图7a和图7b所示。
示例性地，通过合适的干法和湿法工艺去除剩余的填充层308，例如通过合适的溶剂去除剩余的填充层308。
接着，形成覆盖所述半导体衬底300、间隙壁和所述堆叠栅的反转接触刻蚀停止层309，所形成的结构如图8a和图8b所示。
反转接触刻蚀停止层309用于在后续进行反转接触孔刻蚀时作为停止层，反转接触刻蚀停止层309覆盖所述半导体衬底300的表面以及所述堆叠栅的侧壁(也覆盖即初始间隙壁307)和顶部。反转接触刻蚀停止层309采用常用的材料，示例性地，在本实施例中，反转接触刻蚀停止层309采用氮化硅，其采用阶梯覆盖性好的制作工艺形成，以便对初始间隙壁307顶部区域中的空隙进行再填充。示例性地，在本实施例中，反转接触刻蚀停止层309通过炉管工艺形成。
在本实施例中，在形成反转接触刻蚀停止层309的同时也对初始间隙壁307顶部区域的空隙进行再填充，从而使新形成的间隙壁307a的顶部区域全部由氮化硅构成，这样间隙壁307a的顶部全部由与后续形成的层间介电层(一般为氧化物)具有刻蚀选择性的材料构成，因此在后续进行反转接触刻蚀不会在间隙壁顶部区域形成空隙，相应地也不会再填充进导电材料。
可以理解的是，虽然在本实施例中使用氮化硅来填充间隙壁顶部区域的空隙，也使间隙壁顶部区域全部为氮化硅，但是在其它实施例中，也可以使用其它材料，只要该材料与后续形成的层间介电层具有刻蚀选择性即可，在本文中所述刻蚀选择性指的是所述材料与后续形成的层间介电层的刻蚀选择比小于1:50，使得后续通过湿法刻蚀工艺去除层间介电层时，所述材料不受影响，即该材料不会被后续去除层间介电层的湿法刻蚀工艺去除。
接着，在所述半导体衬底300上形成覆盖并包围所述堆叠栅的层间介电层310，所形成的结构如图9a和图9b所示。
层间介电层310形成在堆叠栅之间的空隙中，用于隔离各个堆叠栅。层间介电层310可以采用各种合适的材料，例如usg(未掺杂硅玻璃)、psg(掺磷硅玻璃)、bsg(掺硼硅玻璃)、bpsg(硼磷硅玻璃)等，其可以通过pvd、cvd、ald、旋涂法等形成。可以理解的是，在形成层介电层310时开始沉积的介电材料不可避免会高于堆叠栅，因此当沉积完成之后会进行平坦化操作，例如cmp(化学机械抛光)，以使层间介电层310和堆叠栅高度一致。
接着，形成覆盖层间介电层310和堆叠栅的氧化层盖层311，所形成的结构如图10a和图10b所示。
氧化层盖层311可以采用各种合适的氧化物，例如氧化硅，其可以通过pvd、cvd、ald等工艺形成。在本实施例中，氧化层盖层311采用peox，即通过等离子增强化学气相沉积工艺形成的氧化物，其可以提高表面的均匀度，利于后续光刻工艺的完成。
接着，进行反转接触孔刻蚀，以形成反转接触孔312，所形成的结构如图11a和图11b所示。
示例性地，反转接触孔312可以通过下述步骤形成：
首先，在氧化层盖层311上形成图形化光刻胶层，该图形化光刻胶层定义了反转接触孔的形状和位置。示例性地，反转接触孔位于控制栅305之间的间隙中，并位于漏极接触之间。
接着，以图形化光刻胶层为掩膜通过合适的湿法或干法刻蚀工艺刻蚀氧化层盖层311和层间介电层310，并停止在反转接触刻蚀停止层309上，从而形成反转接触孔312。所述湿法刻蚀包括诸如氢氟酸等湿法刻蚀工艺，干法刻蚀包括但不限于：反应离子蚀刻(rie)、离子束蚀刻、等离子体蚀刻或者激光切割。示例性地，在本实施中，采用干法刻蚀工艺执行所述蚀刻，且作为示例，在本实施例中，所述蚀刻为干法蚀刻，所述干法蚀刻的工艺参数包括：蚀刻气体包含cf4、chf3等气体。
然后，去除图形化的光刻胶层，并进行清洗。
接着，以绝缘材料填充所述反转接触孔312，所形成的结构如图12a和图12b所示。
绝缘材料可以采用各种合适的材料，其相对层间介电层310具有较高的选择性。示例性地，在本实施例中绝缘材料采用氮化硅，其可以通过炉管工艺、pvd、cvd、ald等形成，从而在反转接触孔312中形成绝缘层313。
可以理解的是，为了填充满反转接触孔312，绝缘层313的高度会高于氧化层盖层311。
接着，执行回蚀刻去除绝缘层313高于氧化层盖层311的部分，所形成的结构如图13a和图13b所示。
示例性地，以氧化层盖层311为停止层通过合适的湿法或干法刻蚀工艺执行回蚀刻，以去除绝缘层3132高于氧化层盖层311的部分。
接着，执行平坦化，以去除氧化层盖层311和部分绝缘层313，所形成的结构如图14a和图14b所示。
示例性地，通过诸如cmp(化学机械抛光)等平坦化工艺去除氧化层盖层311和部分绝缘层313，并停止在反转接触刻蚀停止层309上，从而提高表面均匀度，并使平坦化之后的绝缘层312与堆叠栅高度一致。
接着，去除待形成接触孔区域的层间介电层310以形成源极接触孔314a和漏极接触孔314b，所形成的结构如图15a和图15b所示。
示例性地，通过氢氟酸(hf)湿法刻蚀工艺刻蚀待形成接触孔区域的层间介电层310，从而形成源极接触孔314a和漏极接触孔314b。在本实施例中，源极接触孔314a呈垂直长沟槽状，漏极接触孔314b呈垂直孔状。
可以理解的是，虽然在前述步骤中为了保证去除高于堆叠栅的氧化层盖层311和绝缘层313，在进行平坦化时会执行过研磨，这样位于堆叠栅顶部和间隙壁307a顶部的反转接触刻蚀停止层309会被去除，但由于间隙壁307a顶部区域全部由与层间介电层310具有刻蚀选择性的材料(氮化硅)构成，这样在本步骤中使用湿法工艺去除层间介电层310时便不再会在间隙壁307a顶部区域形成空隙。
接着，去除所述反转接触刻蚀停止层309位于所述半导体衬底300表面的部分，保留位于所述堆叠栅侧壁上的部分309a，所形成的结构如图16a和图16b所示。
示例性地，通过合适的干法刻蚀或物理轰击去除反转接触刻蚀停止层309位于半导体衬底300表面的部分，从而露出半导体衬底300表面，以便后续形成源漏接触。
最后，以导电材料填充源极接触孔314a和漏极接触孔314b，从而形成源极接触315a和漏极接触315b，所形成的结构如图17a和图17b所示。
示例性地，所述导电材料为钨(w)，其填充过程例如为：首先形成粘附层，然后在粘附层之上通过诸如cvd等工艺沉积金属钨，最后执行平坦化操作去除高于堆叠栅的部分。
至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，例如ldd注入，源漏极形成等
根据本实施例的半导体器件的制作方法，首先去除栅极间隙壁顶部区域的氧化层，然后对该顶部区域进行再填充，以使间隙壁顶部区域的材料全部为与层间介电层具有刻蚀选择性的材料，这样后续通过反转接触刻蚀工艺形成源漏接触孔时便不会在间隙壁顶部形成空隙，从而避免了在形成源漏接触时导电材料也填充到间隙壁顶部区域中而导致栅极与与源/漏极之间的击穿电压降低，提高了器件的性能和良率。
实施例二
本发明还提供一种采用上述方法制作的半导体器件，如图17a和图17b所示，该半导体器件包括：半导体衬底300，在所述半导体衬底300上形成有堆叠栅，在所述堆叠栅300的侧壁上形成有间隙壁307a；在所述半导体衬底300上形成有包围所述堆叠栅的层间介电层；在所述层间介电层中形成源极接触315a和漏极接触315b；其中，所述间隙壁307a顶部区域全部由与所述层间介电层具有刻蚀选择性的材料构成。
半导体衬底300中的隔离结构301，可以为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构，其可以通过本领域常用的方法形成，以定义并分隔有源区。作为示例，在隔离结构301采用浅沟槽隔离(sti)结构。隧穿氧化层302示例性地为氧化硅层
堆叠栅包括依次堆叠设置的浮栅303、介质层304、控制栅305和控制栅硬掩膜层306，其中浮栅303靠近半导体衬底300，而控制栅305源漏半导体衬底300。示例性地，浮栅303和控制栅305采用例如多晶硅等半导体材料，介质层304比如为氧化物、氮化物等介电材料，优选地，在本实施例中，介质层304采用ono结构(即，氧化物-氮化物-氧化物)，这样既具有良好的界面性能，也具有良好的介电性能和合适的厚度。
间隙壁307a形成在堆叠栅的侧壁上，并且间隙壁307a顶部区域全部由与所述层间介电层具有刻蚀选择性的材料构成。示例性地，间隙壁307a的底部区域包括第一氧化层3070、氮化层3071和第二氧化层3072。氧化层和氮化层可以采用常用的氧化物和氮化物，例如二氧化硅、氮化硅、氮氧化硅等。间隙壁307a的顶部区域全部为氮化硅。
源极接触315a呈垂直长沟槽状，漏极接触315b呈垂直孔状。相邻的漏极接触315b之间由绝缘层313隔离。
本实施例的半导体器件可以避免栅极与源/漏极之间的击穿电压降低，因而性能和良率提高。
实施例三
本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：半导体衬底，在所述半导体衬底上形成有堆叠栅，在所述堆叠栅的侧壁上形成有间隙壁；在所述半导体衬底上形成有包围所述堆叠栅的层间介电层；在所述层间介电层中形成源极接触和漏极接触；其中，所述间隙壁顶部区域全部由与所述层间介电层具有刻蚀选择性的材料构成。
其中，半导体衬底可以是以下所提到的材料中的至少一种：si、ge、sige、sic、sigec、inas、gaas、inp或者其它iii/v化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。半导体衬底上可以形成有器件，例如nmos和/或pmos等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。
隔离结构可以为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构，其可以通过本领域常用的方法形成，以定义并分隔有源区。作为示例，在隔离结构采用浅沟槽隔离(sti)结构。
堆叠栅包括浮栅、介质层、控制栅和硬掩膜层等例如采用本发明实施例一中所述的制作方法形成，在此不再赘述。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、vcd、dvd、导航仪、照相机、摄像机、录音笔、mp3、mp4、psp等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图18示出手机的示例。手机400的外部设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406等。
本发明实施例的电子装置，由于所包含的半导体器件可以避免栅极与源/漏极之间的击穿电压降低，因而性能和良率提高，因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。