SOI低阻横向高压器件及其制造方法与流程

本发明属于半导体功率器件技术领域，具体涉及一种soi低阻横向高压器件及其制造方法。

背景技术：

相较于常规的体硅技术，soi技术具有高速、低功耗、高集成度、寄生效应小、隔离特性良好、闭锁效应小以及强抗辐射能力等优点，使集成电路的可靠性和抗软失误能力大大提高，从而正逐渐成为制造高速度、低功耗、高集成度和高可靠性的集成电路的主流技术。

以soi横向高压器件为基础的soi高压集成电路(highvoltageic，简称hvic)，作为智能功率集成电路(smartpoweric，简称spic)领域的一个新兴分支，近年来得到了迅速的发展。然而，soi横向高压器件较低的纵向耐压限制了其在hvic中的应用，根据soi介质场增强(enhanceddielectriclayerfield，简称endif)普适理论，采用超薄顶层硅可提高soi器件的纵向耐压，但同时也导致了较大的比导通电阻。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种soi低阻横向高压器件及其制造方法，能够保持器件高击穿电压的同时降低器件比导通电阻。

为实现上述发明目的，本发明技术方案如下：

一种soi低阻横向高压器件的制造方法，包括以下步骤：

步骤1：选择soi材料，该材料包括si衬底层、埋氧层以及绝缘体上硅层；

步骤2：在绝缘体上硅层上进行漂移区的两段式线性变掺杂，通过注入n型杂质形成不同变化斜率的n型线性变掺杂厚soi层与薄硅层漂移区；

步骤3：在n型分段式线性变掺杂漂移区上进行局部氧化，形成薄硅层区，即厚介质层；

步骤4：在n型分段式线性变掺杂漂移区上进行硼注入，形成pwell区；

步骤5：在n型分段式线性变掺杂漂移区上进行磷注入，形成nwell区；

步骤6：在n型分段式线性变掺杂漂移区形成栅极前，近栅极的位置表面生长一层场氧化层，形成栅氧化层；

步骤7：淀积多晶硅，形成多晶硅栅电极；

步骤8：利用高能离子注入进行n型杂质注入，严格控制注入能量与注入时间，形成n条；

步骤9：利用离子注入进行p型杂质注入，严格控制注入能量与注入时间，形成p条；

步骤10：进行第一p型重掺杂区、第一n型重掺杂区以及第二n型重掺杂区的注入，形成欧姆接触，引出电极；

步骤11：第一层接触孔刻蚀，淀积铝金属，形成源极接触电极与漏极接触电极。

作为优选方式，漂移区线性变掺杂为两段式线性变掺杂，所述两段式线性变掺杂即实现两段不同浓度梯度的掺杂，通过设计漂移区掩膜版的不同开口宽度来实现。

作为优选方式，通过注入能量与注入时间的严格控制，使n条、p条与埋氧层上表面相接触或不接触、或者n条、p条位于厚soi层体内。

作为优选方式，通过设计掩膜版的不同开口数量实现p条与n条的多次重复。

作为优选方式，设计p条与n条掩膜版的不同宽度来实现p条与n条宽度的不同。考虑到氧化层吸硼排磷导致的杂质重构现象，可通过设计p条与n条掩膜版的不同宽度实现依然能够电荷平衡的低阻导通结构，从而在不影响器件耐压的情况下，降低比导通电阻。

作为优选方式，步骤8和步骤9的顺序互换，且步骤8与步骤9必须在高温过程之后进行。以保证n条与p条形貌的完整性，具体步骤顺序根据不同的工艺流程进行修改。

作为优选方式，所述步骤1中的衬底为n型硅或p型硅；厚soi层为n型硅或p型硅。

作为优选方式，所述步骤3中进行局部氧化形成薄硅层区的具体方法为：光刻得到薄硅层区窗口后，利用局部氧化对该窗口进行填充扩散得到薄硅层区，即厚介质层，再利用平坦化工艺去除漂移区上多余的氧化部分。

作为优选方式，所述步骤11后包括步骤12：进行第二层接触孔刻蚀得到接触孔、接触孔，淀积铝金属，分别形成源极场板、漏极场板，从而调节器件的表面电场，进一步改善器件的耐压。

优选的，每一步中进行刻蚀前均在横向高压器件上生长刻蚀阻挡层，所述刻蚀阻挡层为光刻胶或氧化层。

为实现上述发明目的，本发明还提供一种上述制造方法制备的soi低阻横向高压器件，其元胞结构包括衬底、衬底上表面的埋氧层、埋氧层上表面的厚soi层、厚soi层左侧的pwell区、厚soi层内部的厚介质层、沿纵向方向贯穿并嵌入在厚介质层右端的第二n型重掺杂区、纵向上位于厚介质层和埋氧层之间的超薄顶层硅、pwell区和厚介质层之间的n条和p条、位于pwell区内部的相互独立的第一p型重掺杂区和第一n型重掺杂区、设置在第一n型重掺杂区和pwell区上表面的栅氧化层、与pwell区的上表面相接触的源极接触电极、栅氧化层上方的多晶硅栅电极、设置在第二n型重掺杂区上表面的漏极接触电极，所述埋氧层的上表面与厚soi层和超薄顶层硅的下表面相连接，所述厚介质层的下表面与超薄顶层硅的上表面相接触，所述n条和p条构成超结结构并在z方向交替排列地嵌入在n型漂移区中靠近源端区域的厚soi层中，第一p型重掺杂区和第一n型重掺杂区的上表面与pwell区的上表面相接触，所述源极接触电极的右端部分覆盖n型重掺杂源极区的右端，所述栅氧化层的左端部分覆盖第一n型重掺杂区的左端，栅氧化层不与源极接触电极相接触；所述器件的漏端含有nwell区。

优选的，n条与p条不与埋氧层上表面相接触；

优选的，n条与p条位于厚硅层体内；

优选的，p条宽于n条；

优选的，p条与n条调换顺序且与埋氧层上表面相接触；

优选的，p条与n条调换顺序且不与埋氧层上表面相接触；

优选的，p条与n条调换顺序且位于厚硅层体内；

优选的，p条与n条调换顺序且p条宽于n条；

优选的，厚硅层中无n条与p条；

本发明的有益效果为：本发明利用局部氧化工艺，严格控制时间与杂质的剂量，在soi横向高压器件的n型漂移区中靠近漏端区域形成部分超薄顶层硅以提高器件的纵向耐压。利用高能离子注入，严格控制注入能量与注入时间，在靠近源端区域的厚soi层中形成交替出现的n条和p条，为开态电流提供更广开阔的电流路径，从而降低器件的比导通电阻；同时利用分段式横向线性变掺杂技术形成两段式掺杂浓度的超薄顶层硅漂移区和厚硅层漂移区，调制各自的表面电场分布，产生额外的电荷来消除衬底辅助耗尽效应，极大地降低了比导通电阻，有着较低的导通损耗。该制造方法与传统工艺兼容性好，具有普适性，制造出的器件能够有效地减小器件面积、降低器件成本。利用本发明所述的方法制备的soi低阻横向高压器件，可实现bv＝950v，ron，sp＝153ω·cm²，甚至在保持器件耐压不变时，可实现更低比导通电阻器件的制造。

附图说明

图1是本发明的soi低阻横向高压器件的三维示意图；

图2是本发明的工艺流程图；

图3是本发明的具体的工艺步骤，其中：

图3(a)是本发明的soi材料结构示意图；

图3(b)是本发明的工艺流程中漂移区两段式线性变掺杂结构实现方法的示意图，110为光刻胶；

图3(c)是本发明的工艺流程中完成薄硅层区(即厚介质层)的器件结构示意图；

图3(d)是本发明的工艺流程中形成p阱区后的器件结构示意图；

图3(e)是本发明的工艺流程中形成n阱区后的器件结构示意图；

图3(f)是本发明的工艺流程中完成栅氧化层生长并平坦化后的器件结构示意图；

图3(g)是本发明的工艺流程中完成多晶硅淀积形成栅电极后的器件结构示意图；

图3(h)是本发明的工艺流程中进行n条与p条注入后的器件结构示意图；

图3(i)是本发明的工艺流程中完成第一p型重掺杂区、第一n型重掺杂区以及第二n型重掺杂区后的器件结构示意图；

图3(j)是本发明的工艺流程中完成金属al的淀积、刻蚀以及平坦化后的器件完整结构示意图；

图4是n条与p条交替注入且不与埋氧层上表面相接触的结构示意图；

图5是n条与p条位于厚硅层体内的结构示意图；

图6是p条宽于n条的器件结构示意图；

图7是p条与n条调换顺序且与埋氧层上表面相接触的结构示意图；

图8是p条与n条调换顺序且不与埋氧层上表面相接触的结构示意图；

图9是p条与n条调换顺序且位于厚硅层体内的结构示意图；

图10是p条与n条调换顺序且p条宽于n条的器件结构示意图；

图11是厚硅层中无n条与p条的器件结构示意图；

图12是引入场板后的器件结构剖面示意图；

图13是耐压950v、比导通电阻153ω·cm²器件漂移区两段式掺杂的曲线图。

其中，1为衬底、2为埋氧层、3为厚介质层、4为厚soi层、41为第一n型重掺杂区、42为第二n型重掺杂区、43为nwell区、44为超薄顶层硅、45为n条、5为栅氧化层、6为多晶硅栅电极、7为源极接触电极、8为漏极接触电极、9为第一接触孔、10为介质隔离层、11为pwell区、12为第一p型重掺杂区、13为p条、91为第二接触孔，71为源极场板、81为漏极场板、110为光刻胶。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

一种soi低阻横向高压器件的制造方法，包括以下步骤：

步骤1：选择soi材料，该材料包括si衬底层1、埋氧层2以及绝缘体上硅层；

步骤2：在绝缘体上硅层上进行漂移区的两段式线性变掺杂，通过注入n型杂质形成不同变化斜率的n型线性变掺杂厚soi层4与薄硅层漂移区44；

步骤3：在n型分段式线性变掺杂漂移区上进行局部氧化，形成薄硅层区，即厚介质层3；

步骤4：在n型分段式线性变掺杂漂移区上进行硼注入，形成pwell区11；

步骤5：在n型分段式线性变掺杂漂移区上进行磷注入，形成nwell区43；

步骤6：在n型分段式线性变掺杂漂移区形成栅极前，近栅极的位置表面生长一层场氧化层，形成栅氧化层5；

步骤7：淀积多晶硅，形成多晶硅栅电极6；

步骤8：利用高能离子注入进行n型杂质注入，严格控制注入能量与注入时间，形成n条45；

步骤9：利用离子注入进行p型杂质注入，严格控制注入能量与注入时间，形成p条13；

步骤10：进行第一p型重掺杂区12、第一n型重掺杂区41以及第二n型重掺杂区42的注入，形成欧姆接触，引出电极；

步骤11：第一层接触孔刻蚀，淀积铝金属，形成源极接触电极7与漏极接触电极8。

具体的，漂移区线性变掺杂为两段式线性变掺杂，所述两段式线性变掺杂即实现两段不同浓度梯度的掺杂，通过设计漂移区掩膜版的不同开口宽度来实现。

具体的，通过注入能量与注入时间的严格控制，使n条45、p条13与埋氧层2上表面相接触或不接触、或者n条45、p条13位于厚soi层4体内。

具体的，通过设计掩膜版的不同开口数量实现p条与n条的多次重复。

具体的，设计p条13与n条45掩膜版的不同宽度来实现p条与n条宽度的不同。考虑到氧化层吸硼排磷导致的杂质重构现象，可通过设计p条13与n条45掩膜版的不同宽度实现依然能够电荷平衡的低阻导通结构，从而在不影响器件耐压的情况下，降低比导通电阻。

具体的，步骤8和步骤9的顺序互换，且步骤8与步骤9必须在高温过程之后进行，以保证n条与p条形貌的完整性，具体步骤顺序根据不同的工艺流程进行修改。

具体的，所述步骤1中的衬底1为n型硅或p型硅；厚soi层4为n型硅或p型硅。

具体的，所述步骤3中进行局部氧化形成薄硅层区的具体方法为：光刻得到薄硅层区窗口后，利用局部氧化对该窗口进行填充扩散得到薄硅层区，即厚介质层，再利用平坦化工艺去除漂移区上多余的氧化部分。

具体的，所述步骤11后包括步骤12：进行第二层接触孔刻蚀得到接触孔9、接触孔91，淀积铝金属，分别形成源极场板71、漏极场板81，从而调节器件的表面电场，进一步改善器件的耐压。

具体的，每一步中进行刻蚀前均在横向高压器件上生长刻蚀阻挡层，所述刻蚀阻挡层为光刻胶或氧化层。

上述制造方法制备的其中一种soi低阻横向高压器件，其元胞结构包括衬底1、衬底1上表面的埋氧层2、埋氧层2上表面的厚soi层4、厚soi层4左侧的pwell区11、厚soi层4内部的厚介质层3、沿纵向方向贯穿并嵌入在厚介质层3右端的第二n型重掺杂区42、纵向上位于厚介质层3和埋氧层2之间的超薄顶层硅44、pwell区11和厚介质层3之间的n条45和p条13、位于pwell区11内部的相互独立的第一p型重掺杂区12和第一n型重掺杂区41、设置在第一n型重掺杂区41和pwell区11上表面的栅氧化层5、与pwell区11的上表面相接触的源极接触电极7、栅氧化层5上方的多晶硅栅电极6、设置在第二n型重掺杂区42上表面的漏极接触电极8，所述埋氧层2的上表面与厚soi层4和超薄顶层硅44的下表面相连接，所述厚介质层3的下表面与超薄顶层硅44的上表面相接触，所述n条45和p条13构成超结结构并在z方向交替排列地嵌入在n型漂移区中靠近源端区域的厚soi层4中，第一p型重掺杂区12和第一n型重掺杂区41的上表面与pwell区11的上表面相接触，所述源极接触电极7的右端部分覆盖n型重掺杂源极区41的右端，所述栅氧化层5的左端部分覆盖第一n型重掺杂区41的左端，栅氧化层5不与源极接触电极7相接触；所述器件的漏端含有nwell区43。

优选的，n条与p条不与埋氧层2上表面相接触；

优选的，n条与p条位于厚硅层4体内；

优选的，p条宽于n条；

优选的，p条与n条调换顺序且与埋氧层2上表面相接触；

优选的，p条与n条调换顺序且不与埋氧层2上表面相接触；

优选的，p条与n条调换顺序且位于厚硅层4体内；

优选的，p条与n条调换顺序且p条宽于n条；

优选的，厚硅层4中无n条与p条；

采用上述制造方法得到的soi低阻横向高压器件，耐压为950v，比导通电阻为153ω·cm²，甚至在保持器件耐压不变时，可实现更低比导通电阻器件的制造。

图13为耐压950v、比导通电阻153ω·cm²器件漂移区两段式掺杂的曲线图。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。