技术领域：
本发明涉及半导体材料技术领域，特指一种sic超高压pin二极管器件材料的制备方法。
背景技术：
：
碳化硅(sic)是一种优异的宽禁带半导体材料，它具有高的载流子迁移率和击穿电场，化学惰性好，耐高温，抗辐射，在大功率电力电子领域具有巨大的应用潜力，因此，设计和制作基于同质碳化硅的材料和器件具有重要现实意义。
pin结构的碳化硅材料除了具有常规pin性能外，还能根据i型漂移层和p+帽层的特别设计实现更高的功率密度及更高频率的开关速度。现有制作碳化硅同质pin微结构材料的方法采用固定的碳硅比，掺杂浓度和生长速率生长缓冲层和漂移层，其间因为衬底缺陷的影响和应力的积累导致随着外延厚度的增加，外延片表面缺陷迅速增加，良率降低。
有鉴于此，本发明人提出以下技术方案。
技术实现要素：
：
本发明的目的在于克服现有技术的不足，提供一种sic超高压pin二极管器件材料的制备方法。
为了解决上述技术问题，本发明采用了下述技术方案：该sic超高压pin二极管器件材料的制备方法包括以下步骤：s001：将sic单晶衬底放在反应腔内，将反应腔加热1550℃-1700℃，同时通入氢气以清洁sic单晶衬底表面，且同时蚀刻过sic单晶衬底表面，释放sic单晶衬底表面的应力；s002：在sic单晶衬底之上生长调制的形成具有多层渐变厚度和掺杂浓度的缓冲层；s003：在缓冲层之上生长具有多层渐变厚度的漂移层；s004：在漂移层之上生长p+帽层；s005：退火，降温，取片。
进一步而言，上述技术方案中，于s001中，将sic单晶衬底放在反应腔内，在将反应腔加热1550℃-1700℃之前，反应腔内为真空环境，并通过化学气相沉积法在sic单晶衬底上生成sic外延层，然后进行真空排气直到反应腔内的真空度为1×10-3pa或以下，其中，所述sic单晶衬底为n型六方相、棱方相或立方相碳化硅单晶体材料，载流子浓度大于或等于2e18cm-3。
进一步而言，上述技术方案中，于s002中，导入氢气作为载气状态下，进一步向反应腔内同时导入作为反应前驱气体的含硅的气体及含碳的气体和作为掺杂气体的氮气或三甲基铝，其中，含硅的气体包括硅烷或者三氯氢硅，含碳的气体包括丙烷或者乙烷，再通过卤化物cvd法，在sic单晶衬底的表面上生长调制的具有多层渐变厚度和掺杂浓度的所述的缓冲层，且在每层缓冲层生长之前均会排空反应腔中的生长气体，关闭前驱气体，采用氢气或烷烃气体蚀刻sic单晶衬底表面，进一步释放sic单晶衬底表面应力。
进一步而言，上述技术方案中，所述缓冲层总厚度tb介于1-8微米，且满足递增条件：第一层缓冲层厚度tb1<第二层缓冲层厚度tb2<…<第n层缓冲层厚度tbn；所述缓冲层的掺杂浓度介于1-8e18cm-3，且满足递减条件：第一层缓冲层掺杂浓度db1>第二层缓冲层掺杂浓度db2>…>第n层缓冲层掺杂浓度dbn；每层缓冲层的生长速率满足递增条件：grb1<grb2<…<grbn；每层缓冲层的碳硅比满足递增条件：csrb1<csrb2<…<csrbn。
进一步而言，上述技术方案中，于s003中，在每层漂移层生长之前都会排空反应腔中的生长气体，关闭前驱气体，采用氢气或烷烃气体蚀刻晶片表面，进一步释放晶片表面应力。
进一步而言，上述技术方案中，于s003中，每层漂移层厚度逐层递增，且保持掺杂浓度不变，该其掺杂浓度介于1-9e14cm-3范围内。
进一步而言，上述技术方案中，每层漂移层碳硅比逐层递增且均小于1，每层漂移层的生长速率逐层递增至100微米/小时。
进一步而言，上述技术方案中，于s004中，在生长所述p+帽层之前会排空反应腔中的生长气体，关闭前驱气体，采用氢气或烷烃气体蚀刻晶片表面，进一步释放晶片表面应力。
进一步而言，上述技术方案中，所述p+帽层的厚度小于或等于2微米，其p型载流子浓度大于或等于1e19cm-3数量级。
进一步而言，上述技术方案中，于s005中，退火降温至900摄氏度，排空反应腔中的生长气体，通入纯化过的氩气，将反应腔压力恢复至1个大气压，再取出晶片。
采用上述技术方案后，本发明与现有技术相比较具有如下有益效果：本发明采用调制的多层渐变厚度和掺杂浓度的缓冲层和多层渐变厚度的漂移层，渐变厚度和掺杂浓度的缓冲层有利于优化n型sic单晶衬底与缓冲层之间、缓冲层之间以及缓冲层与漂移层之间的电流电压特性，同时尽量减少各层表面的应力损伤从而取得理想的表面性能和电学性能，多层渐变厚度的漂移层同样可优化漂移层之间、漂移层与p+帽层之间的电流电压特性取得更理想的表面性能和电学性能，且通过本发明制成的sic超高压pin二极管器件材料具有极低的缺陷密度和层错密度。
具体实施方式：
下面结合具体实施例对本发明进一步说明。
本发明为一种sic超高压pin二极管器件材料的制备方法，该制备方法包括以下步骤：
s001：将sic单晶衬底放在反应腔内，将反应腔加热1550℃-1700℃，同时通入氢气以清洁sic单晶衬底表面，且同时蚀刻过sic单晶衬底表面，释放sic单晶衬底表面的应力；
s002：在sic单晶衬底之上生长调制的形成具有多层渐变厚度和掺杂浓度的缓冲层；
s003：在缓冲层之上生长具有多层渐变厚度的漂移层；
s004：在漂移层之上生长p+帽层；
s005：退火，降温，取片。
与现有技术相比，本发明采用调制的的多层渐变厚度和掺杂浓度的缓冲层和多层渐变厚度的漂移层，渐变厚度和掺杂浓度的缓冲层有利于优化n型sic单晶衬底与缓冲层之间、缓冲层之间以及缓冲层与漂移层之间的电流电压特性，同时尽量减少各层表面的应力损伤从而取得理想的表面性能和电学性能，多层渐变厚度的漂移层同样可优化漂移层之间、漂移层与p+帽层之间的电流电压特性取得更理想的表面性能和电学性能，且通过本发明制成的sic超高压pin二极管器件材料具有极低的缺陷密度和层错密度。
于s001中，将sic单晶衬底放在反应腔内，在将反应腔加热1550℃-1700℃之前，反应腔内为真空环境，并通过化学气相沉积法在sic单晶衬底上生成sic外延层，然后进行真空排气直到反应腔内的真空度为1×10-3pa或以下，再通过氢气纯化器向反应腔内导入纯化的高纯的氢气，将反应腔内的真空环境置换为氢气环境，再对反应腔进行加热至1550℃-1700℃，以清洁衬底表面，同时蚀刻衬底表面，从而清洁sic单晶衬底的表面并释放衬底表面的部分应力。其中，所述sic单晶衬底为n型六方相、棱方相或立方相碳化硅单晶体材料，载流子浓度大于或等于2e18cm-3。
所述缓冲层、漂移层、p+帽层均于sic外延层上生长形成。
于s002中，导入氢气作为载气状态下，进一步向反应腔内同时导入作为反应前驱气体的含硅的气体及含碳的气体和作为掺杂气体的氮气或三甲基铝，其中，含硅的气体包括硅烷或者三氯氢硅，含碳的气体包括丙烷或者乙烷，再通过卤化物cvd法，在sic单晶衬底的表面上生长调制的具有多层渐变厚度和掺杂浓度的所述的缓冲层，且在每层缓冲层生长之前均会排空反应腔中的生长气体，关闭前驱气体，采用氢气或烷烃气体蚀刻sic单晶衬底表面，进一步释放sic单晶衬底表面应力。所述生长气体包括载气、前驱气体、掺杂气体。其中，所述缓冲层总厚度tb介于1-8微米，且满足递增条件：第一层缓冲层厚度tb1<第二层缓冲层厚度tb2<…<第n层缓冲层厚度tbn；所述缓冲层的掺杂浓度介于1-8e18cm-3，且满足递减条件：第一层缓冲层掺杂浓度db1>第二层缓冲层掺杂浓度db2>…>第n层缓冲层掺杂浓度dbn；每层缓冲层的生长速率满足递增条件：grb1<grb2<…<grbn；每层缓冲层的碳硅比满足递增条件：csrb1<csrb2<…<csrbn。上述b1、b2、…bn表示为第一层缓冲层、第二层缓冲层、…第n层缓冲层。
于s002中，可以按照sic单晶衬底类型和表面情况依据器件参数要求依此规律类推，多次递进的缓冲层叠置直至预定的缓冲层总厚度。
于s003中，在每层漂移层生长之前都会排空反应腔中的生长气体，关闭前驱气体，采用氢气或烷烃气体蚀刻晶片表面，进一步释放晶片表面应力。每层漂移层厚度逐层递增，满足递减条件：第一层漂移层厚度t1<第二层漂移层厚度t2<…<第n层漂移层厚度tn，且保持掺杂浓度不变，该其掺杂浓度介于1-9e14cm-3范围内。另外，每层漂移层碳硅比逐层递增且均小于1，每层漂移层的生长速率逐层递增至100微米/h。其中s003可以按照衬底类型器件参数要求依此规律类推，多次递进直至预定的漂移层总厚度，并始终保持漂移层掺杂浓度不变。
于s004中，在生长所述p+帽层之前会排空反应腔中的生长气体，关闭前驱气体，采用氢气或烷烃气体蚀刻晶片表面，进一步释放晶片表面应力。其中，所述p+帽层的厚度小于或等于2微米，其p型载流子浓度大于或等于1e19cm-3数量级。
于s005中，退火降温至900摄氏度，排空反应腔中的生长气体，通入纯化过的氩气，将反应腔压力恢复至1个大气压，再取出晶片。
综上所述，本发明采用调制的多层渐变厚度和掺杂浓度的缓冲层和多层渐变厚度的漂移层，渐变厚度和掺杂浓度的缓冲层有利于优化n型sic单晶衬底与缓冲层之间、缓冲层之间以及缓冲层与漂移层之间的电流电压特性，同时尽量减少各层表面的应力损伤从而取得理想的表面性能和电学性能，多层渐变厚度的漂移层同样可优化漂移层之间、漂移层与p+帽层之间的电流电压特性取得更理想的表面性能和电学性能，且通过本发明制成的sic超高压pin二极管器件材料具有极低的缺陷密度和层错密度。
当然，以上所述仅为本发明的具体实施例而已，并非来限制本发明实施范围，凡依本发明申请专利范围所述构造、特征及原理所做的等效变化或修饰，均应包括于本发明申请专利范围内。