一种静电放电保护电路的制作方法

本发明涉及集成电路技术领域，尤其涉及的是一种静电放电保护电路。

背景技术：

近年来，随着cmos(complementarymetaloxidesemiconductor，互补金属氧化物半导体)工艺线宽的降低，mos器件的栅极越来越薄，栅击穿电压越来越低。在线宽小于100nm的先进半导体工艺下，esd(electro-staticdischarge，静电放电)已经成为影响模拟、射频芯片性能的一个重要因素。

现有ggnmos(gate-groundednmos，栅极接地nmos管)、scr(siliconcontrolledrectifier，可控硅)等esd保护技术由于触发(trigger)电压过高，已经不适用于先进cmos工艺下的集成电路。r-cclampesd保护电路能够降低esd触发电压(triggervoltage)和输入/输出管脚(i/opads)上的钳位电压(clampvoltage)，通过电阻电容网络(rc网络)形成rc选频环路，通过对输入信号频率和幅度特性进行判断和识别esd信号，并结合电源(vdd)、地(vss)之间的钳位(clamp)电路，输入/输出管脚到电源、地之间的二极管来控制输入/输出管脚上的钳位电压，并最终实现esd防护。如果需要进一步降低钳位电压，可以增大二极管尺寸。但是，大尺寸二极管带来的寄生电容效应限制了输入/输出接口上信号的频率，使得高频信号i/o的esd设计变得非常困难。

因此，如何在先进半导体工艺(线宽小于100nm)下实现高频输入/输出接口的esd保护，已成为亟待解决的问题。

技术实现要素：

本发明所要解决的技术问题是提供一种静电放电保护电路，能够实现高频输入/输出接口的静电放电保护。

本发明实施例提供一种静电放电保护电路，包括：触发总线组、检测总线、电源总线、接地总线、多个输入/输出接口、静电放电esd检测及触发单元、受控耦合单元组和每一个输入/输出接口的耦合单元；

所述esd检测及触发单元，与所述检测总线、接地总线、电源总线、和触发总线组均连接，通过检测所述检测总线上的信号判断是否发生静电事件，是则向所述触发总线组输出第一控制信号；

每一个输入/输出接口的耦合单元用于将所述输入/输出接口的信号耦合到所述检测总线上；

所述受控耦合单元组包括：每一个输入/输出接口与电源总线之间的第一受控耦合单元，每一个输入/输出接口与接地总线之间的第二受控耦合单元，以及电源总线与接地总线之间的第三受控耦合单元；

所述触发总线组与所述受控耦合单元组中的第三受控耦合单元连接，还与每一个第一受控耦合单元和/或每一个第二受控耦合单元连接；

所述受控耦合单元组用于在所述第一控制信号的控制下使受到所述触发总线组控制的各个受控耦合单元导通。

与现有技术相比，本发明实施例提供的一种静电放电保护电路，esd检测及触发单元通过检测输入/输出接口耦合到检测总线上的信号判断是否发生静电事件，在静电发生时向触发总线组输出控制信号，所述触发总线组与受控耦合单元组的控制端连接，在静电发生时，导通输入/输出接口与电源总线、接地总线之间的静电电流泄放路径，以及电源总线与接地总线之间的静电电流泄放路径。本文的静电保护电路能够实现高频输入/输出接口的静电放电保护。

附图说明

图1为本发明实施例1的一种静电放电保护电路示意图；

图2(a)为本发明实施例1中的一种静电放电保护电路示意图(双触发总线)；

图2(b)为本发明实施例1中的一种静电放电保护电路示意图(单触发总线)；

图3为本发明示例1中的一种静电放电保护电路示意图(双触发总线，三个受控耦合单元)；

图4(a)为本发明示例1中两个输入/输出接口之间静电放电路径一示意图(双触发总线，三个受控耦合单元)；

图4(b)为本发明示例1中两个输入/输出接口之间静电放电路径二示意图(双触发总线，三个受控耦合单元)；

图4(c)为本发明示例1中两个输入/输出接口之间静电放电路径三示意图(双触发总线，三个受控耦合单元)；

图5(a)为本发明示例1中pmos内部放电路径示意图；

图5(b)为本发明示例1中nmos内部放电路径示意图；

图6为本发明示例2中输入输出接口与接地总线之间静电放电路径示意图(双触发总线，三个受控耦合单元)；

图7为本发明示例3中的一种静电放电保护电路示意图(双触发总线，两个受控耦合单元)；

图8为本发明示例4中的一种静电放电保护电路示意图(单触发总线，两个受控耦合单元)。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

实施例1

如图1所示，本发明实施例提供了一种静电放电保护电路，包括：触发总线组10、检测总线11、电源总线12、接地总线13、多个输入/输出接口50、静电放电esd检测及触发单元20、受控耦合单元组30和每一个输入/输出接口的耦合单元40；

所述esd检测及触发单元，与所述检测总线、接地总线、电源总线、和触发总线组均连接，通过检测所述检测总线上的信号判断是否发生静电事件，是则向所述触发总线组输出第一控制信号；

每一个输入/输出接口的耦合单元用于将所述输入/输出接口的信号耦合到所述检测总线上；

所述受控耦合单元组包括：每一个输入/输出接口与电源总线之间的第一受控耦合单元301，每一个输入/输出接口与接地总线之间的第二受控耦合单元302，以及电源总线与接地总线之间的第三受控耦合单元303；

所述触发总线组与所述受控耦合单元组中的第三受控耦合单元连接，还与每一个第一受控耦合单元和/或每一个第二受控耦合单元连接；

所述受控耦合单元组用于在所述第一控制信号的控制下使受到所述触发总线组控制的各个受控耦合单元导通；

在一种实施方式中，所述esd检测及触发单元，还用于在判定未发生静电事件时，向所述触发总线组输出第二控制信号；

所述受控耦合单元组还用于在所述第二控制信号的控制下使受到所述触发总线组控制的各个受控耦合单元不导通；

在一种实施方式中，所述esd检测及触发单元，用于采用以下方式通过检测所述检测总线上的信号判断是否发生静电事件：

在所述检测总线上的信号电压值大于或等于阈值时，判定发生静电事件；在所述检测总线上的信号电压值小于阈值时，判定未发生静电事件；或

在所述检测总线上的信号的幅频特征满足静电信号的特征时，判定发生静电事件；在所述检测总线上的信号的幅频特征不满足静电信号的特征时，判定未发生静电事件。

其中，所述阈值大于未发生静电时电源总线上的电源电压。

其中，所述静电信号的幅频特征包括：所述静电信号为脉冲信号且幅度变化超过一个变化范围阈值；

在一种实施方式中，所述输入/输出接口的耦合单元包括第一二极管，所述第一二极管的正极与所述输入/输出接口连接，所述第一二极管的负极与所述检测总线连接；

在一种实施方式中，所述触发总线组包括第一触发总线和第二触发总线；

所述第一受控耦合单元包括：p型金属-氧化物-半导体场效应管pmos管；所述pmos管的控制端与所述第一触发总线连接，所述pmos管的第一端、第二端分别连接所述输入/输出接口和电源总线，衬底端连接电源总线；其中，所述第一端是所述pmos管的源极，所述第二端是所述pmos管的漏极；或者，所述第一端是所述pmos管的漏极，所述第二端是所述pmos管的源极；

所述第二受控耦合单元包括：n型金属-氧化物-半导体场效应管mosfet；所述nmos管的控制端与所述第二触发总线连接，所述nmos管的第一端、第二端分别连接所述输入/输出接口和接地总线，衬底端连接接地总线；其中，所述第一端是所述nmos管的源极，所述第二端是所述nmos管的漏极；或者，所述第一端是所述nmos管的漏极，所述第二端是所述nmos管的源极；

所述第三受控耦合单元包括：n型金属-氧化物-半导体场效应管nmos管，所述nmos管的控制端与所述第二触发总线连接，所述nmos管的第一端、第二端分别连接所述电源总线和接地总线，衬底端连接接地总线；其中，所述第一端是所述nmos管的源极，所述第二端是所述nmos管的漏极；或者，所述第一端是所述nmos管的漏极，所述第二端是所述nmos管的源极；

所述esd检测及触发单元，用于采用以下方式向所述触发总线组输出第一控制信号：向第一触发总线输出第一低电平信号，向第二触发总线输出第一高电平信号；

所述esd检测及触发单元，还用于采用以下方式向所述触发总线组输出第二控制信号：向第一触发总线输出第二高电平信号，向第二触发总线输出第二低电平信号；

在一种实施方式中，所述触发总线组包括第一触发总线和第二触发总线；

所述第一受控耦合单元包括：p型金属-氧化物-半导体场效应管pmos管；所述pmos管的控制端与所述第一触发总线连接，所述pmos管的第一端、第二端分别连接所述输入/输出接口和电源总线，衬底端连接电源总线；其中，所述第一端是所述pmos管的源极，所述第二端是所述pmos管的漏极；或者，所述第一端是所述pmos管的漏极，所述第二端是所述pmos管的源极；

所述第二受控耦合单元包括：第二二极管；所述第二二极管的正极与接地总线连接，所述第二二极管的负极与输入/输出接口连接；

所述第三受控耦合单元包括：n型金属-氧化物-半导体场效应管nmos管，所述nmos管的控制端与所述第二触发总线连接，所述nmos管的第一端、第二端分别连接所述电源总线和接地总线，衬底端连接接地总线；其中，所述第一端是所述nmos管的源极，所述第二端是所述nmos管的漏极；或者，所述第一端是所述nmos管的漏极，所述第二端是所述nmos管的源极；

所述esd检测及触发单元，用于采用以下方式向所述触发总线组输出第一控制信号：向第一触发总线输出第一低电平信号，向第二触发总线输出第一高电平信号；

所述esd检测及触发单元，还用于采用以下方式向所述触发总线组输出第二控制信号：向第一触发总线输出第二高电平信号，向第二触发总线输出第二低电平信号；

在一种实施方式中，所述触发总线组包括第三触发总线；

所述第一受控耦合单元包括第三二极管，所述第三二极管的正极与所述输入/输出接口连接，所述第三二极管的负极与所述电源总线连接；

所述第二受控耦合单元包括：n型金属-氧化物-半导体场效应管nmos管；所述nmos管的控制端与所述第三触发总线连接，所述nmos管的第一端、第二端分别连接所述输入/输出接口和接地总线，衬底端连接接地总线；其中，所述第一端是所述nmos管的源极，所述第二端是所述nmos管的漏极；或者，所述第一端是所述nmos管的漏极，所述第二端是所述nmos管的源极；

所述第三受控耦合单元包括：n型金属-氧化物-半导体场效应管nmos管，所述nmos管的控制端与所述第三触发总线连接，所述nmos管的第一端、第二端分别连接所述电源总线和接地总线，衬底端连接接地总线；其中，所述第一端是所述nmos管的源极，所述第二端是所述nmos管的漏极；或者，所述第一端是所述nmos管的漏极，所述第二端是所述nmos管的源极；

所述esd检测及触发单元，用于采用以下方式向所述触发总线组输出第一控制信号：向第三触发总线输出第一高电平信号；

所述esd检测及触发单元，还用于采用以下方式向所述触发总线组输出第二控制信号：向第三触发总线输出第二低电平信号。

示例1

以两个i/opad之间发生静电为例，结合图3，具体描述esd保护电路(双触发总线，三个受控耦合单元)在线路正常工作状态(没有发生静电)以及发生静电时的工作原理。

本示例中，mos(metaloxidesemiconductor，金属—氧化物—半导体)fet(fieldeffecttransistor，即场效应管)包括pmos或nmos，mos管包括：第一端、第二端、控制端和衬底端；其中，mos管的第一端是源极，第二端是漏极，或者，mos管的第一端是漏极，第二端是源极；

如图3所示，静电放电保护电路包括：触发总线组10、检测总线11、电源总线12、接地总线13、多个输入/输出接口50、静电放电esd检测及触发单元20、受控耦合单元组30和每一个输入/输出接口的耦合单元40；

其中，触发总线组10包括两条触发总线，分别是第一触发总线101和第二触发总线102；所述第一触发总线用于控制第一受控耦合单元301，所述第二触发总线用于控制第二受控耦合单元302和第三受控耦合单元303；

电源总线12(vdd)与接地总线13(vss)之间的第三受控耦合单元303包括一个nmos3031；

第一输入/输出接口(i/opad_1)501与电源总线之间的第一受控耦合单元301包括一个pmos3011，第一输入/输出接口与接地总线之间的第二受控耦合单元302包括一个nmos3021，第一输入/输出接口与检测总线11之间的耦合单元40包括一个二极管401；

第二输入/输出接口(i/opad_2)502与电源总线之间的第一受控耦合单元301包括一个pmos3012，第二输入/输出接口与接地总线之间的第二受控耦合单元302包括一个nmos3022，第二输入/输出接口与检测总线11之间的耦合单元40包括一个二极管402；

其中，nmos3031的第一端与接地总线连接，第二端与电源总线连接，衬底端与接地总线连接，控制端与第二触发总线连接；

其中，pmos3011的第一端与第一输入/输出接口连接，第二端与电源总线连接，衬底端与电源总线连接，控制端与第一触发总线连接；pmos3032的第一端与第二输入/输出接口连接，第二端与电源总线连接，衬底端与电源总线连接，控制端与第一触发总线连接；

其中，nmos3021的第一端与第一输入/输出接口连接，第二端与接地总线连接，衬底端与接地总线连接，控制端与第二触发总线连接；nmos3022的第一端与第二输入/输出接口连接，第二端与接地总线连接，衬底端与接地总线连接，控制端与第二触发总线连接；

其中，二极管401的正极与第一输入/输出接口连接，负极与检测总线连接；二极管402的正极与第二输入/输出接口连接，负极与检测总线连接；

静电发生时，如图3所示，当第一输入/输出接口(i/opad_1)与第二输入/输出接口(i/opad_2)之间出现正向静电压差时，i/opad_1电压升高，二极管401迅速将i/opad_1上的电压信号传递到检测总线上，此时检测总线的电压大于阈值，esd检测及触发单元判定发生静电事件，向第一触发总线输出第一低电平信号，向第二触发总线输出第一高电平信号。受第一触发总线上的低电平信号控制，pmos3011和pmos3012导通；受第二触发总线上的高电平信号控制，nmos3031、nmos3021和nmos3022导通。第一输入/输出接口与电源总线之间的路径导通，第一输入/输出接口与接地总线之间的路径导通，第二输入/输出接口与电源总线之间的路径导通，第二输入/输出接口与接地总线之间的路径导通，电源总线与接地总线之间的路径导通。

其中，第一输入/输出接口501与第二输入/输出接口502之间的静电电流泄放路径一共有三条，分别如图4(a)、4(b)和4(c)所示。

图4(a)中，静电电流从第一输入/输出接口开始，依次经过pmos3011、电源总线、nmos3031、接地总线、nmos3021，到达第二输入输出接口，也即通过第一输入/输出接口与电源总线之间的路径、电源总线与接地总线之间的路径、和接地总线与第二输入/输出接口之间的路径进行放电。

图4(b)中，静电电流从第一输入/输出接口开始，依次经过nmos3021、接地总线、nmos3022，到达第二输入输出接口，也即通过第一输入/输出接口与接地总线之间的路径，和接地总线与第二输入/输出接口之间的路径进行放电。

图4(c)中，静电电流从第一输入/输出接口开始，依次经过pmos3011、电源总线、pmos3012，到达第二输入输出接口，也即通过第一输入/输出接口与电源总线之间的路径，和电源总线与第二输入/输出接口之间的路径进行放电。

并且，如图5(a)所示，pmos器件导通时，pmos器件内部提供两条放电路径，pmos载流子是空穴，空穴沿着从源极经过沟道反型层到漏极的第一路径进行迁移，以及从源极到n阱(n_well)的寄生二极管的第二路径进行迁移。图5(a)中箭头表示的是放电电流的方向。

如图5(b)所示，nmos器件导通时，nmos器件内部也提供两条放电路径，nmos载流子是电子，电子沿着从源极经过沟道反型层到漏极的第三路径进行迁移，以及从源极到p衬底(p_sub)或者p阱(p_well)的第四路径进行迁移。图5(b)中箭头表示的是放电电流的方向。

在图3所示的静电放电保护电路中，三条放电路径同时打开，泄放esd电流，将第一输入/输出接口上的电压钳位(clampvoltage)在安全电压以内。

esd电流泄放完成后，第一输入/输出接口上的电压降低，检测总线上的电压降低，此时检测总线的电压小于阈值，esd检测及触发单元判定静电事件结束，向第一触发总线输出第二高电平信号，向第二触发总线输出第二低电平信号。受第一触发总线上的高电平信号控制，pmos3011和pmos3012截止；受第二触发总线上的低电平信号控制，nmos3031、nmos3021和nmos3022截止。第一输入/输出接口与电源总线之间的路径不导通，第一输入/输出接口与接地总线之间的路径不导通，第二输入/输出接口与电源总线之间的路径不导通，第二输入/输出接口与接地总线之间的路径不导通，电源总线与接地总线之间的路径不导通。

其中，所述第一低电平信号与第二低电平信号的电压值可以相同或不同；所述第一高电平信号与第二高电平信号的电压值可以相同或不同；

本示例中的esd保护电路，受控耦合单元中的mos(pmos或nmos)可以双向导通，esd放电路径多，每条路径上的esd电流相对较小，降低对esd版图设计要求。随着cmos工艺线宽降低，在不增大esd面积的情况下，本示例中的mos器件能获得更高的宽长比，esd泄放能力更强，更有利于工作在先进的小线宽半导体cmos工艺。输入/输出接口与电源总线或接地总线之间的寄生电容更小，更有利于工作在高频输入/输出接口情形下。

示例2

如图6所示，以输入/输出接口到接地总线之间esd放电为例，说明esd保护电路(双触发总线，三个受控耦合单元)在esd发生时的工作原理。

当正向静电压差出现在第一输入/输出接口(i/opad_1)501与接地总线之间时，第一输入/输出接口上的电压迅速升高，通过二极管401耦合到检测总线上。此时检测总线的电压大于阈值，esd检测及触发单元判定发生静电事件，向第一触发总线输出第二低电平信号，向第二触发总线输出第二高电平信号。受第一触发总线上的第二低电平信号控制，pmos3011和pmos3012导通；受第二触发总线上的第二高电平信号控制，nmos3031、nmos3021和nmos3022导通。第一输入/输出接口与电源总线之间的路径导通，第一输入/输出接口与接地总线之间的路径导通，第二输入/输出接口与电源总线之间的路径导通，第二输入/输出接口与接地总线之间的路径导通，电源总线与接地总线之间的路径导通。

其中，第一输入/输出接口与接地总线之间的静电电流泄放路径一共有两条。第一输入/输出接口与接地总线之间的第一条静电电流泄放路径是：静电电流从第一输入/输出接口开始，依次经过pmos3011、电源总线、nmos3021到达接地总线，也即通过第一输入/输出接口与电源总线之间的路径、和电源总线与接地总线之间的路径进行放电。第一输入/输出接口与接地总线之间的第二条静电电流泄放路径是：静电电流从第一输入/输出接口开始，经过nmos3021到达接地总线，也即通过第一输入/输出接口与接地总线之间的esd路径进行放电。

示例3

以两个i/opad之间发生静电为例，结合图7，具体描述esd保护电路(双触发总线，两个受控耦合单元)在线路正常工作状态(没有发生静电)以及发生静电时的工作原理。

如图7所示，静电放电保护电路包括：触发总线组10、检测总线11、电源总线12、接地总线13、多个输入/输出接口50、静电放电esd检测及触发单元20、受控耦合单元组30和每一个输入/输出接口的耦合单元40；

其中，触发总线组10包括两条触发总线，分别是第一触发总线101和第二触发总线102；所述第一触发总线用于控制第一受控耦合单元301，所述第二触发总线用于控制第三受控耦合单元303；

电源总线12(vdd)与接地总线13(vss)之间的第三受控耦合单元303包括一个nmos3031；

第一输入/输出接口(i/opad_1)501与电源总线之间的第一受控耦合单元301包括一个pmos3011，第一输入/输出接口与接地总线之间连接一个二极管3021，第一输入/输出接口与检测总线11之间的耦合单元40包括一个二极管401；

第二输入/输出接口(i/opad_2)502与电源总线之间的第一受控耦合单元301包括一个pmos3012，第二输入/输出接口与接地总线之间连接一个二极管3022，第二输入/输出接口与检测总线11之间的耦合单元40包括一个二极管402；

其中，nmos3031的第一端与接地总线连接，第二端与电源总线连接，衬底端与接地总线连接，控制端与第二触发总线连接；

其中，pmos3011的第一端与第一输入/输出接口连接，第二端与电源总线连接，衬底端与电源总线连接，控制端与第一触发总线连接；pmos3032的第一端与第二输入/输出接口连接，第二端与电源总线连接，衬底端与电源总线连接，控制端与第一触发总线连接；

其中，二极管3021的正极与接地总线连接，负极与第一输入/输出接口连接；二极管3022的正极与接地总线连接，负极与第二输入/输出接口连接；

其中，二极管401的正极与第一输入/输出接口连接，负极与检测总线连接；二极管402的正极与第二输入/输出接口连接，负极与检测总线连接；

静电发生时，如图7所示，当第一输入/输出接口(i/opad_1)与第二输入/输出接口(i/opad_2)之间出现正向静电压差时，i/opad_1电压升高，二极管401迅速将i/opad_1上的电压信号传递到检测总线上，此时检测总线的电压大于阈值，esd检测及触发单元判定发生静电事件，向第一触发总线输出第一低电平信号，向第二触发总线输出第一高电平信号。受第一触发总线上的低电平信号控制，pmos3011和pmos3012导通；受第二触发总线上的高电平信号控制，nmos3031导通。二极管3021截止，二极管3022导通。第一输入/输出接口与电源总线之间的路径导通，第一输入/输出接口与接地总线之间的路径不导通，第二输入/输出接口与电源总线之间的路径导通，第二输入/输出接口与接地总线之间的路径导通，电源总线与接地总线之间的路径导通。

其中，如图7所述，第一输入/输出接口501与第二输入/输出接口502之间的静电电流泄放路径一共有两条。第一输入/输出接口与第二输入/输出接口之间的第一条静电电流泄放路径是：静电电流从第一输入/输出接口开始，依次经过pmos3011、电源总线、nmos3031、接地总线、二极管3022，到达第二输入输出接口，也即通过第一输入/输出接口与电源总线之间的路径、电源总线与接地总线之间的路径、和接地总线与第二输入/输出接口之间的路径进行放电。第一输入/输出接口与第二输入/输出接口之间的第二条静电电流泄放路径是：静电电流从第一输入/输出接口开始，依次经过pmos3011、电源总线、pmos3012，到达第二输入输出接口，也即通过第一输入/输出接口与电源总线之间的路径，和电源总线与第二输入/输出接口之间的路径进行放电。

在图7所示的静电放电保护电路中，两条放电路径同时打开，泄放esd电流，将第一输入/输出接口上的电压钳位(clampvoltage)在安全电压以内。

esd电流泄放完成后，第一输入/输出接口上的电压降低，检测总线上的电压降低，此时检测总线的电压小于阈值，esd检测及触发单元判定静电事件结束，向第一触发总线输出第二高电平信号，向第二触发总线输出第二低电平信号。受第一触发总线上的第一高电平信号控制，pmos3011和pmos3012截止；受第二触发总线上的低电平信号控制，nmos3031截止。第一输入/输出接口与电源总线之间的路径不导通，第二输入/输出接口与电源总线之间的路径不导通，电源总线与接地总线之间的路径不导通。第一输入/输出接口与接地总线之间的路径是否导通由第一输入/输出接口的电平与接地总线的电平之间的电压差决定：如果接地总线的电平高于第一输入/输出接口的电平且电压差大于或等于二极管3021的正向导通压降时，则路径导通；如果接地总线的电平低于或等于第一输入/输出接口的电平，或者接地总线的电平高于第一输入/输出接口的电平且电压差小于二极管3021的正向导通压降，则路径不导通。第二输入/输出接口与接地总线之间的路径是否导通由第二输入/输出接口的电平与接地总线的电平之间的电压差决定，原理同上。

示例4

以两个i/opad之间发生静电为例，结合图8，具体描述esd保护电路(单触发总线，两个受控耦合单元)在线路正常工作状态(没有发生静电)以及发生静电时的工作原理。

如图8所示，静电放电保护电路包括：触发总线组10、检测总线11、电源总线12、接地总线13、多个输入/输出接口50、静电放电esd检测及触发单元20、受控耦合单元组30和每一个输入/输出接口的耦合单元40；

其中，触发总线组10包括一条触发总线：第三触发总线103；所述第三触发总线用于控制第二受控耦合单元302和第三受控耦合单元303；

电源总线12(vdd)与接地总线13(vss)之间的第三受控耦合单元303包括一个nmos3031；

第一输入/输出接口(i/opad_1)501与电源总线之间连接一个二极管3011，第一输入/输出接口与接地总线之间的第二受控耦合单元302包括一个nmos3021，第一输入/输出接口与检测总线11之间的耦合单元40包括一个二极管401；

第二输入/输出接口(i/opad_2)502与电源总线之间连接一个二极管3012，第二输入/输出接口与接地总线之间的第二受控耦合单元302包括一个nmos3022，第二输入/输出接口与检测总线11之间的耦合单元40包括一个二极管402；

其中，nmos3031的第一端与接地总线连接，第二端与电源总线连接，衬底端与接地总线连接，控制端与第三触发总线连接；

其中，nmos3021的第一端与第一输入/输出接口连接，第二端与接地总线连接，衬底端与接地总线连接，控制端与第三触发总线连接；nmos3022的第一端与第二输入/输出接口连接，第二端与接地总线连接，衬底端与接地总线连接，控制端与第三触发总线连接；

其中，二极管3011的正极与第一输入/输出接口连接，负极与电源总线连接；二极管3012的正极与第二输入/输出接口连接，负极与电源总线连接；

其中，二极管401的正极与第一输入/输出接口连接，负极与检测总线连接；二极管402的正极与第二输入/输出接口连接，负极与检测总线连接；

静电发生时，如图8所示，当第一输入/输出接口(i/opad_1)与第二输入/输出接口(i/opad_2)之间出现正向静电压差时，i/opad_1电压升高，二极管401迅速将i/opad_1上的电压信号传递到检测总线上，此时检测总线的电压大于阈值，esd检测及触发单元判定发生静电事件，向第三触发总线输出第一高电平信号。受第三触发总线上的高电平信号控制，nmos3031、nmos3021和nmos3022导通。二极管3011导通，二极管3012截止。第一输入/输出接口与电源总线之间的路径导通，第一输入/输出接口与接地总线之间的路径导通，第二输入/输出接口与电源总线之间的路径不导通，第二输入/输出接口与接地总线之间的路径导通，电源总线与接地总线之间的路径导通。

其中，如图8所述，第一输入/输出接口501与第二输入/输出接口502之间的静电电流泄放路径一共有两条。第一输入/输出接口与第二输入/输出接口之间的第一条静电电流泄放路径是：静电电流从第一输入/输出接口开始，依次经过二极管3011、电源总线、nmos3031、接地总线、nmos3022，到达第二输入输出接口，也即通过第一输入/输出接口与电源总线之间的路径、电源总线与接地总线之间的路径、和接地总线与第二输入/输出接口之间的路径进行放电。第一输入/输出接口与第二输入/输出接口之间的第二条静电电流泄放路径是：静电电流从第一输入/输出接口开始，依次经过nmos3021、接地总线、nmos3022，到达第二输入输出接口，也即通过第一输入/输出接口与接地总线之间的路径，和接地总线与第二输入/输出接口之间的路径进行放电。

在图8所示的静电放电保护电路中，两条放电路径同时打开，泄放esd电流，将第一输入/输出接口上的电压钳位(clampvoltage)在安全电压以内。

esd电流泄放完成后，第一输入/输出接口上的电压降低，检测总线上的电压降低，此时检测总线的电压小于阈值，esd检测及触发单元判定静电事件结束，向第三触发总线输出第二低电平信号。受第三触发总线上的低电平信号控制，nmos3031、nmos3021和nmos3022截止。二极管3011和二极管3012不导通。电源总线与接地总线之间的路径不导通，第一输入/输出接口与接地总线之间的路径不导通，第二输入/输出接口与接地总线之间的路径不导通，第一输入/输出接口与电源总线之间的路径不导通，第二输入/输出接口与电源总线之间的路径不导通。

需要说明的是，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。