一种高压功率器件的终端结构的制作方法与流程

本发明属于半导体功率器件制备技术领域，具体涉及一种制备高压功率器件的终端结构的方法。

背景技术：

高压功率器件被广泛应用于汽车电子,网络通信等各大领域,然而由于pn结在表面的曲率影响，其表面电场常常大于体内的最大电场，使得器件在高压下易于在表面发生击穿。所以在高压功率器件上通常需要设置终端结构来降低其表面最大电场，使器件击穿尽可能发生在体内，并使实际的击穿电压尽量达到体内击穿电压的理想值，从而同时实现器件的横向耐压与纵向耐压。

迄今为止，终端技术大致可以分为延伸型、截断型以及前二者的结合型。其中，延伸型终端技术的主要原理是利用特殊的结构将主结耗尽区向外延伸，使得原本分布较为集中的电力线分布更加均匀，从而降低表面最大电场，提高击穿电压。但采用该类型技术的终端结构往往需要大量的芯片面积，不利于功率器件的微型化。而截断型终端技术的主要原理是利用湿法腐蚀曲面槽、圆片边缘磨角、深槽刻蚀等方法将pn结截断，从而利用截断的形貌来影响表面电场的分布。其中，采用深槽刻蚀技术制备截断型终端可以大大节省终端面积，故而受到了研究者们的广泛青睐。例如，中国专利文献cn102214583a公开了一种深槽高压终端结构的制作方法，该方法首先在半导体器件上覆盖一层氧化层，再对氧化层和半导体衬底进行刻蚀以形成深槽，接着在器件表面涂覆阻挡材料并填满深槽，最后将阻挡材料局部刻蚀露出互联线。

上述技术制得的截断型终端结构具有较小的芯片面积，并且能够与通用的集成电路工艺相兼容，但是上述技术直接向深槽内进行填充，粗糙的深槽表面无法与填充材料应力匹配，会导致实际击穿电压远低于设计值，另外对于厚度很薄的半导体衬底而言在进行深槽填充时还易于造成衬底弯曲，不利于半导体器件的连接和使用。除此之外，由于深槽刻蚀对于氧化层厚度的需求是随着槽的加深而增大的，而作为刻蚀保护层的氧化层却是通过低温氧化的方法形成的，其生长速度缓慢，这无疑延长了深槽终端的制备周期，降低了产能，致使上述技术很难应用于高压功率器件终端结构的工业化生产。

技术实现要素：

本发明所解决的是现有的制备截断型终端结构的方法存在的生产难度高、工期长、产品击穿电压低的问题，进而提供了一种可简化生产难度、缩短生产周期且提高击穿电压的高压功率器件的终端结构的制作方法。

为此，本发明实现上述目的所采用的技术方案如下：

一种高压功率器件的终端结构的制作方法，包括以下步骤：

s1、提供具有pn结的半导体基体，在所述半导体基体的第一主表面上热生长氧化薄膜层(202)，再淀积硼磷硅玻璃层(203)并对所述硼磷硅玻璃层(203)进行致密化处理，接着依次淀积氮化硅层(204)和磷硅玻璃层(205)，并对所述磷硅玻璃层进行致密化处理；

s2、在所述磷硅玻璃层(205)的上表面设置刻蚀窗口；

s3、依次刻蚀去除所述刻蚀窗口内的磷硅玻璃层(205)、氮化硅层(204)、硼磷硅玻璃层(203)和氧化薄膜层(202)，暴露出所述半导体基体；

s4、继续刻蚀所述刻蚀窗口内的所述半导体基体从而形成深槽，所述深槽的底部距所述氧化薄膜层(202)底部的距离大于所述pn结的底部距所述氧化薄膜层(202)底部的距离；

s5、对所述深槽的表面进行软刻蚀，而后在所述深槽的表面上热生长第一氧化层，湿法刻蚀去除所述第一氧化层，接着再热生长第二氧化层，得到缓冲层(207)；

s6、在所述缓冲层(207)表面多次涂覆填充材料并进行固化处理，直至所述深槽被全部填满；

s7、对填满深槽的所述填充材料表面进行平坦化处理，直至所述磷硅玻璃层(205)被完全去除；

s8、去除所述氮化硅层(204)，而后在需要连接电极的区域将所述硼磷硅玻璃层(203)及氧化薄膜层(202)去除；

s9、在步骤s8所得结构的上表面淀积金属层(301)，局部刻蚀所述金属层(301)后再淀积钝化层(208)，刻蚀所述钝化层(208)以使所述金属层(301)局部暴露，即制得高压功率器件的终端结构。

所述半导体基体的材质为单晶硅或单晶碳化硅。

所述氧化薄膜层(202)是在800～1000℃下生长得到，优选的，所述氧化薄膜层(202)的厚度为

采用等离子体增强化学气相沉积法或常压化学气相淀积法将硼磷硅玻璃淀积在所述氧化薄膜层(202)的表面以形成所述硼磷硅玻璃层(203)，优选的，所述硼磷硅玻璃层(203)的厚度为0.5μm～3μm。

所述氮化硅层(204)的厚度为

采用等离子体增强化学气相沉积法或常压化学气相淀积法将磷硅玻璃淀积在所述氮化硅层(204)的表面以形成所述磷硅玻璃层(205)，优选的，其厚度为4μm～6μm。

所述深槽的至少一个侧壁与所述pn结相抵触或穿过所述pn结，所述深槽的深度为50μm～250μm，宽度为50μm～450μm。

步骤s5中采用化学干刻蚀法进行软刻蚀，其刻蚀厚度为

所述填充材料为聚酰亚胺。

所述金属层(301)的材质为金、铜、镍、铂、铝、铝铜合金或铝硅铜合金。

所述钝化层(208)为聚酰亚胺层或为由磷硅玻璃、氮化硅和聚酰亚胺依次由下而上构成的复合层。

在步骤s1淀积了所述氮化硅层(204)之后，还在所述半导体基体的第二主表面上淀积降低应力层(206)，并同时对所述磷硅玻璃层(205)和所述降低应力层(206)进行致密化处理；

在所述步骤s9中还包括去除所述降低应力层(206)的环节。

所述降低应力层(206)的材质为磷硅玻璃，其厚度为4μm～6μm，优选的，其厚度与第一主表面的所述磷硅玻璃层(205)厚度相同。

所述的高压功率器件的终端结构的制作方法还包括步骤s10：对所述半导体基体的第二主表面进行处理并金属化。

所述半导体基体上同时制备有高压功率器件。

所述高压功率器件为绝缘栅双极型晶体管、垂直双扩散金属-氧化物半导体场效应晶体管或高压二极管。

本发明的上述技术方案具有以下优点：

1、本发明所述的高压功率器件的终端结构的制作方法，在氧化薄膜层的表面依次淀积了硼磷硅玻璃层、氮化硅层和磷硅玻璃层，这样可减小在深槽刻蚀时所需的氧化薄膜层的厚度，以有效缩短制备周期，提高产能。并且设置氮化硅层有利于后续对填充材料表面的平坦化处理，以降低材料应力。

在深槽刻蚀工艺中，如果不对槽表面进行处理，则其表面会产生大量界面态，一旦器件开始工作，该界面态会俘获电荷，从而在界面处引入大量界面电荷，影响器件性能。为此，本发明在向深槽表面涂覆填充材料之前通过先对深槽表面进行软刻蚀，修补、平滑了深槽刻蚀后的粗糙表面，从而得到较为平整的表面，而后通过在该表面上热生长第一氧化层后再采用湿法刻蚀技术将其去除，以消除深槽表面的缺陷，接着通过热生长第二氧化层以形成缓冲层，减小填充材料与深槽表面的应力，上述均能够有效减少深槽表面的界面态，减小漏电流，以确保器件的实际的击穿电压值接近于设计值。

2、本发明所述的高压功率器件的终端结构的制作方法，通过利用化学机械抛光技术对填充材料表面进行平坦化处理，减小了材料表面应力，使终端结构的表面形貌得以改善，有利于提升器件的使用效果。

3、本发明所述的高压功率器件的终端结构的制作方法，通过在半导体基体的第二主表面上设置降低应力层，可保证在刻蚀工序中减小高压功率器件的翘曲。

附图说明

为了更清楚地说明本发明具体实施方式中的技术方案，下面将对具体实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为实施例1所制得的高压igbt器件终端的剖面结构示意图；

图2为实施例1中步骤s1所形成结构的剖面示意图；

图3为实施例1中步骤s3所形成结构的剖面示意图；

图4为实施例1中步骤s4所形成结构的剖面示意图；

图5为实施例1中步骤s5所形成结构的剖面示意图；

图6为实施例1中步骤s8所形成结构的剖面示意图；

图7为实施例1中步骤s9所形成结构的剖面示意图；

图8为高压功率器件(其耐压约为3800v)的击穿电压随界面电荷变化的曲线图。

上述附图中的附图标记说明如下：

101-重掺杂的p区；102-轻掺杂的n型衬底；103-p阱区；104-重掺杂的n区；105-n-buffer区；106-p⁺区；201-填充了聚酰亚胺的深槽；202-氧化薄膜；203-硼磷硅玻璃层；204-氮化硅层；205-磷硅玻璃层；206-降低应力层；207-缓冲层；208-钝化层；301-金属层。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

在本发明的描述中，需要说明的是，术语“上”、“下”、“内”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

实施例1

本实施例提供了一种制备高压绝缘栅双极型晶体管(igbt)器件的终端结构的方法，包括如下步骤：

s1、提供半导体基体，所述半导体基体包括高压igbt器件、n型半导体单晶硅衬底102、重掺杂的p区101、p阱区103和重掺杂的n区104；其中101、103、104利用有源区的工艺离子注入、推结形成；

在所述半导体基体的上表面生长二氧化硅薄膜层202，生长温度1000℃，厚度为接着淀积一层硼磷硅玻璃203，并进行致密化处理，硼磷硅玻璃203的厚度为2μm；

在致密处理后的硼磷硅玻璃层203表面淀积一层氮化硅204，厚度为接着利用等离子体增强化学气相沉积法(pecvd)淀积一层磷硅玻璃205，厚度为5μm；

利用等离子体化学气相沉积技术(pecvd)在n型衬底102的下表面淀积一层厚度为5μm的磷硅玻璃作为降低应力层206，平衡上表面淀积的磷硅玻璃205的应力，对磷硅玻璃层205和降低应力层206进行致密化处理；

s2、在磷硅玻璃层205表面淀积光刻胶，曝光显影以标示刻蚀窗口；

s3、将刻蚀窗口内的磷硅玻璃层205、氮化硅层204、硼磷硅玻璃层203、氧化薄膜层202刻蚀去除，暴露出半导体基体，除去光刻胶，请参考图3；

s4、采用感应耦合等离子刻蚀技术(icp)对上述所得结构的上表面进行干法刻蚀，形成深度为50μm，宽度为50μm的深槽，随后采用化学干法刻蚀技术(cde)对刻蚀表面进行软刻蚀，软刻蚀厚度为以使深槽表面光滑，如图4所示；

s5、在软刻蚀后的表面上热生长第一氧化层，并对上述第一氧化层进行湿法刻蚀，接着再热生长第二氧化层，得到缓冲层207，请参考图5；

s6、在上述缓冲层207表面多次涂覆聚酰亚胺并进行固化处理，直至深槽被全部填满；

s7、采用化学机械抛光技术(cmp)对填充完毕的聚酰亚胺201表面进行平坦化处理，直至硼磷硅玻璃层205被完全去除，暴露出氮化硅层204，氮化硅层204作为平坦化处理的终止层；

s8、去除上述氮化硅层204，如图6所示；

s9、去除n型衬底102下表面的降低应力层206；

利用光刻胶保护，采用湿法与干法相结合的工艺刻蚀接触孔，然后除去光刻胶；

接着淀积一层铝硅铜形成金属层301，将不需要金属覆盖的区域内的铝硅铜去除；

再淀积一层聚酰亚胺作为钝化层208；

局部刻蚀聚酰亚胺暴露其所掩盖的金属层301；

所得结构如图7所示；

最后，依据器件的设计需求再进行相应的背面工艺，得到场截止型高压igbt器件终端。

如图1所示为制得的场截止型(fs)igbt的剖面结构示意图。

图8提供了一个耐压约为3800v的器件击穿电压随界面电荷变化的情形，从图中可以看出，器件的击穿电压与深槽的界面电荷密度呈负相关。而本实施例能够减少深槽表面的界面态，从而有效减少器件工作时界面态俘获的电荷，使得器件实际的击穿电压值接近设计值。

实施例2

本实施例提供的高压功率器件的终端方法与实施例1类似，不同之处在于，本实施例中的半导体基体包括高压vdmos器件、p型半导体单晶硅衬底、重掺杂的n区、n阱区和重掺杂的p区；

表面生长的二氧化硅薄膜层202厚度为淀积的硼磷硅玻璃厚度为0.5μm，氮化硅层厚度为氮化硅层上的磷硅玻璃层厚度为5μm，半导体衬底未淀积降应力层，刻蚀得到的深槽的深度为180μm，宽度为300μm，软刻蚀厚度为钝化层为由磷硅玻璃、氮化硅和聚酰亚胺依次由下而上构成的复合层，金属层材质为铝硅铜。

实施例3

本实施例提供的高压功率器件的终端方法与实施例1类似，不同之处在于，本实施例中的半导体基体包括高压二极管器件，采用单晶碳化硅作为半导体基底；

表面生长的二氧化硅薄膜层202厚度为淀积的硼磷硅玻璃厚度为3μm，氮化硅层厚度为氮化硅层上的磷硅玻璃层厚度为6μm，半导体衬底未淀积降应力层，刻蚀得到的深槽的深度为250μm，宽度为450μm，软刻蚀厚度为金属层材质为镍。

显然，本发明所制备的终端结构还可以应用于其它高压功率器件。上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。本发明虽然以上述实施例而公开，但并不以此来限定本发明，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。