一种阵列基板、其制备方法、显示面板及显示装置与流程

本发明涉及显示技术领域，特别涉及一种阵列基板、其制备方法、显示面板及显示装置。

背景技术：

有机发光二极管(organiclightemittingdiode，oled)显示器具有主动发光、宽视角、重量轻、厚度小、响应速度快、动态画面质量高、使用温度范围广及可实现柔性显示等优点，引起了广泛的关注，并在手机、平板电脑、数码相机等显示领域得到了应用。其中，oled一般包括层叠设置的阳极、发光层以及阴极。

目前，oled显示器的各像素中的阳极一般具有一定的厚度，导致相邻两个像素中的阳极在垂直于oled显示器方向上的相对面之间具有耦合电容。在像素发光时，该像素中的阳极上会具有一定电压，由于相邻两个像素之间的距离较小以及耦合作用，会使其相邻像素中的阳极具有耦合电压，导致干扰其他像素发光，降低显示效果。尤其是在小尺寸或微尺寸的高分辨率oled显示器中，相邻像素之间的距离更小，导致干扰其他像素发光的现象更明显。

技术实现要素：

本发明实施例提供一种阵列基板、其制备方法、显示面板及显示装置，用以解决现有技术中由于相邻两个像素之间的距离较小以及耦合作用，导致干扰其他像素发光，降低显示效果的问题。

因此，本发明实施例提供了一种阵列基板，包括：衬底基板以及位于所述衬底基板一侧的多个像素；各所述像素包括阳极；所述阵列基板还包括：与各所述阳极绝缘设置的屏蔽层；所述屏蔽层用于屏蔽相邻两个所述像素之间的电场。

优选地，在本发明实施例提供的上述阵列基板中，所述屏蔽层位于各所述阳极面向所述衬底基板的一侧且与各所述相邻像素之间的间隙对应设置，和/或，

所述屏蔽层与各所述阳极同层设置且位于各所述像素之间的间隙处。

优选地，在本发明实施例提供的上述阵列基板中，所述屏蔽层的材料为导电材料，并且所述屏蔽层接地。

优选地，在本发明实施例提供的上述阵列基板中，所述屏蔽层位于各所述阳极面向所述衬底基板的一侧且与各所述相邻像素之间的间隙对应设置，并且所述屏蔽层在所述衬底基板的正投影覆盖各所述阳极的边缘在所述衬底基板的正投影；

所述屏蔽层与各所述阳极之间具有第一耦合电容，相邻两个阳极之间具有第二耦合电容；每个所述阳极对应的第一耦合电容的电容值不小于对应的第二耦合电容的电容值。

优选地，在本发明实施例提供的上述阵列基板中，针对一个阳极，所述屏蔽层与所述阳极的边缘在垂直于所述衬底基板方向上的正对面积和所述阳极与其相邻的阳极之间的正对面积相等，所述屏蔽层与所述阳极之间的距离不大于所述阳极与其相邻的阳极之间的距离；或者，

针对一个阳极，所述屏蔽层与所述阳极之间的距离和所述阳极与其相邻的阳极之间的距离相等，所述屏蔽层与所述阳极的边缘在垂直于所述衬底基板方向上的正对面积不小于所述阳极与其相邻的阳极之间的正对面积。

优选地，在本发明实施例提供的上述阵列基板中，所述屏蔽层位于各所述阳极面向所述衬底基板的一侧且与各所述相邻像素之间的间隙对应设置，所述阵列基板还包括：位于所述屏蔽层面向所述衬底基板一侧的各所述像素中的顶电极，位于所述顶电极与所述屏蔽层之间的第一绝缘层，以及位于所述屏蔽层与各所述阳极之间的第二绝缘层；

各所述阳极通过贯穿所述第一绝缘层与所述第二绝缘层的第一过孔与对应的顶电极电连接；其中，各所述第一过孔在所述衬底基板的正投影位于对应的顶电极在所述衬底基板的正投影内，且各所述第一过孔在所述衬底基板的正投影与所述屏蔽层在所述衬底基板的正投影无交叠。

优选地，在本发明实施例提供的上述阵列基板中，所述屏蔽层与各所述阳极同层同厚度设置且位于各所述像素之间的间隙处。

优选地，在本发明实施例提供的上述阵列基板中，所述屏蔽层与各所述阳极同层设置且位于各所述像素之间的间隙处，所述阵列基板还包括：位于所述屏蔽层面向所述衬底基板一侧的各所述像素中的顶电极，以及位于所述屏蔽层与所述顶电极之间的第三绝缘层；

各所述阳极通过贯穿所述第三绝缘层的第二过孔与对应的顶电极电连接；其中，各所述第二过孔在所述衬底基板的正投影位于对应的顶电极在所述衬底基板的正投影内，且各所述第二过孔在所述衬底基板的正投影与所述屏蔽层在所述衬底基板的正投影无交叠。

优选地，在本发明实施例提供的上述阵列基板中，所述导电材料为金属材料。

相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种阵列基板。

相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。

相应地，本发明实施例还提供了一种本发明实施例提供的上述任一种阵列基板的制备方法，包括：

在衬底基板上形成屏蔽层以及位于各像素中且与所述屏蔽层绝缘的阳极的图形；其中，所述屏蔽层用于屏蔽相邻两个所述像素之间的电场。

优选地，在本发明实施例提供的上述制备方法中，所述在衬底基板上形成屏蔽层以及位于各像素中且与所述屏蔽层绝缘的阳极的图形之前，还包括：

在衬底基板上形成位于各所述像素中的顶电极的图形；

在形成有所述顶电极的衬底基板上形成第一绝缘层的图形；

所述形成屏蔽层的图形，具体包括：在形成有所述第一绝缘层的衬底基板上形成屏蔽层的图形；

所述在形成屏蔽层的图形之后，且在形成位于各像素中且与所述屏蔽层绝缘的阳极的图形之前，还包括：在形成有所述屏蔽层的衬底基板上形成第二绝缘层以及贯穿所述第一绝缘层与所述第二绝缘层的各第一过孔的图形；其中，各所述第一过孔在所述衬底基板的正投影位于对应的顶电极在所述衬底基板的正投影内，且各所述第一过孔在所述衬底基板的正投影与所述屏蔽层在所述衬底基板的正投影无交叠；

所述形成位于各像素中且与所述屏蔽层绝缘的阳极的图形，具体包括：在形成有所述第一过孔的衬底基板的各像素中形成各所述阳极的图形，使各所述阳极通过对应的第一过孔与对应的顶电极电连接。

优选地，在本发明实施例提供的上述制备方法中，所述在衬底基板上形成屏蔽层以及位于各像素中且与所述屏蔽层绝缘的阳极的图形之前，还包括：

在衬底基板上形成位于各所述像素中的顶电极的图形；

在形成有所述顶电极的衬底基板上形成第三绝缘层以及位于各所述像素中的贯穿所述第三绝缘层的各第二过孔的图形；其中，各所述第二过孔在所述衬底基板的正投影位于对应的顶电极在所述衬底基板的正投影内；

所述在衬底基板上形成屏蔽层以及位于各像素中且与所述屏蔽层绝缘的阳极的图形，具体包括：

在形成有所述第三绝缘层的衬底基板上形成所述屏蔽层以及位于各像素中且与所述屏蔽层绝缘的阳极的图形，使各所述阳极通过对应的第二过孔与对应的顶电极电连接；其中，各所述第二过孔在所述衬底基板的正投影与所述屏蔽层在所述衬底基板的正投影无交叠。

优选地，在本发明实施例提供的上述制备方法中，形成的屏蔽层的材料为导电材料，且形成的屏蔽层接地。

本发明有益效果如下：

本发明实施例提供的阵列基板、其制备方法、显示面板及显示装置，通过设置与各阳极绝缘的并且能够屏蔽相邻两个像素之间的电场的屏蔽层，可以在像素发光时，将该发光像素中的阳极与其相邻的像素中的阳极之间的电场进行屏蔽，从而可以避免由于耦合作用，导致该发光像素的阳极使其相邻的像素中的阳极具有耦合电压，进而可以消除相邻两个像素中的阳极之间的耦合作用对像素发光的干扰，提高显示效果。

附图说明

图1a为本发明实施例提供的阵列基板的结构示意图之一；

图1b为本发明实施例提供的阵列基板的结构示意图之二；

图1c为本发明实施例提供的阵列基板的结构示意图之三；

图2为图1a所示的阵列基板的俯视图；

图3为本发明实施例提供的制备方法的流程图；

图4a至图4e分别为实施例三执行各步骤后的剖面结构示意图；

图5a至图5c分别为实施例四执行各步骤后的剖面结构示意图。

具体实施方式

为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的阵列基板、其制备方法、显示面板及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

附图中各层薄膜厚度、大小以及形状均不反映阵列基板的真实比例，目的只是示意说明本发明内容。

本发明实施例提供了一种阵列基板，如图1a至图1c所示，包括：衬底基板100以及位于衬底基板100一侧的多个像素110；各像素110包括阳极111；阵列基板还可以包括：与各阳极111绝缘设置的屏蔽层120；该屏蔽层120用于屏蔽相邻两个像素110之间的电场。

本发明实施例提供的上述阵列基板，通过设置与各阳极绝缘的并且能够屏蔽相邻两个像素之间的电场的屏蔽层，可以在像素发光时，将该发光像素中的阳极与其相邻的像素中的阳极之间的电场进行屏蔽，从而可以避免由于耦合作用，导致该发光像素的阳极使其相邻的像素中的阳极具有耦合电压，进而可以消除相邻两个像素中的阳极之间的耦合作用对像素发光的干扰，提高显示效果。例如，在现有技术中的显示面板正常工作时，且相邻的两个像素中的一个像素发光而另一个像素不发光时，由于耦合作用发光的像素会使不发光的像素受到电场的干扰，影响显示效果。而在本发明实施例提供的阵列基板形成的显示面板正常工作时，正是通过设置的屏蔽层可以将相邻两个像素中的阳极之间的耦合作用消除，提高显示效果。

在具体实施时，在本发明实施例提供的上述阵列基板中，如图1a所示，屏蔽层120可以位于各阳极111面向衬底基板100的一侧且与各相邻像素110之间的间隙s1对应设置。这样在高分辨率显示面板的制备过程中，尤其是形成小尺寸或微小尺寸的高分辨率显示面板的工艺中，对形成阵列基板的工艺要求较小，从而可以降低工艺难度。并且，屏蔽层120与各相邻像素110之间的间隙s1对应设置，如图1a所示，可以包括：屏蔽层120在衬底基板100的正投影覆盖各相邻像素110之间的间隙s1在衬底基板100的正投影。或者，屏蔽层与各相邻像素之间的间隙对应设置，还可以包括：屏蔽层在衬底基板的正投影仅覆盖各相邻像素中的阳极的边缘在衬底基板的正投影。或者，屏蔽层与各相邻像素之间的间隙对应设置，还可以包括：屏蔽层在衬底基板的正投影位于各相邻像素之间的间隙在衬底基板的正投影内。

或者，如图1b所示，屏蔽层120也可以与各阳极111同层设置且位于各像素110之间的间隙s1处。这样可以使屏蔽层120直接对相邻两个像素110中的阳极111之间产生的电场进行屏蔽，提高屏蔽层120的屏蔽效果。并且还可以降低阵列基板的整体厚度。

为了进一步提高屏蔽电场的效果，在具体实施时，在本发明实施例提供的上述阵列基板中，如图1c所示，阵列基板可以包括两层屏蔽层，其中的一层屏蔽层120可以位于各阳极111面向衬底基板100的一侧且与各相邻像素110之间的间隙s1对应设置；另一层屏蔽层120可以与各阳极111同层设置且位于各像素110之间的间隙s1处。

在具体实施时，在本发明实施例提供的上述阵列基板中，如图1a至图1c所示，阵列基板还包括：层叠设置于阳极111背离衬底基板100一侧的发光功能层112与阴极113。其中，发光功能层具体可以包括：层叠设置于阳极上的空穴注入层、空穴传输层、发光层、电子传输层以及电子注入层。并且，发光层的材料可以为有机发光材料，其中，发光层可以为白光发光层，或者，发光层也可以为单色光发光层，在此不作限定。并且，如图1a至图1c所示，在像素发光时，一般阳极产生空穴，阴极产生电子，空穴和电子在发光层中进行复合发光。

在具体实施时，在本发明实施例提供的上述阵列基板中，阳极的材料可以采用透明的单层导电薄膜，例如，可以为ito、izo、碳纳米管、石墨烯、纳米金或纳米银等。或者，阳极的材料也可以采用透明的复合导电薄膜，例如，可以为层叠设置的ito、ag以及ito，层叠设置的ito、al以及ito，层叠设置的al与tin或者层叠设置的al与moox等，在此不作限定。

在具体实施时，在本发明实施例提供的上述阵列基板中，衬底基板可以为玻璃基板或者柔性基板。或者，衬底基板也可以为硅基板。并且该硅基板可以为多晶硅基板、非晶硅基板或者单晶硅基板。如图1a至图1c所示，衬底基板还包括位于各像素110中的像素驱动电路130。上述各基板中像素驱动电路的具体结构与制备工艺与现有技术中的基本相同，为本领域技术人员可以理解具有的，在此不作赘述。由于采用硅基板形成的显示面板具有体积小，分辨率高的特点，在该硅基显示面板中像素尺寸通常在5um左右，像素之间的距离在1um以下，像素与像素之间距离较小，通过本实施例提供的方案可以有效改善像素之间相互干扰的问题，改善显示效果。

下面分别对本发明实施例提供的上述阵列基板的结构进行说明。

实施例一、

以图1a所示的本发明实施例提供的上述阵列基板中，屏蔽层120位于各阳极111面向衬底基板100的一侧且与各相邻像素110之间的间隙对应设置为例进行说明。

在具体实施时，在本发明实施例提供的上述阵列基板中，屏蔽层的材料可以为导电材料，并且屏蔽层接地，以使屏蔽层具有零电势，以便与阳极形成电场。其中，该导电材料可以为透明导电材料，例如可以为氧化铟锡(ito)材料、氧化铟锌(izo)材料、碳纳米管、石墨烯、纳米金或纳米银等。或者该导电材料也可以为金属材料，例如可以为金、银、铝、铜和钼中之一或组合。当然，在实际应用中，屏蔽层的材料还可以为其他具有屏蔽相邻两个像素之间的电场的功能的材料，在此不作限定。

在具体实施时，在本发明实施例提供的上述阵列基板中，如图1a所示，阵列基板还可以包括：位于屏蔽层120面向衬底基板100一侧的各像素110中的顶电极114，位于顶电极114与屏蔽层120之间的第一绝缘层140，以及位于屏蔽层120与各阳极111之间的第二绝缘层150。并且，各阳极111通过贯穿第一绝缘层140与第二绝缘层150的第一过孔115与对应的顶电极114电连接；其中，各第一过孔115在衬底基板100的正投影位于对应的顶电极114在衬底基板100的正投影内，且各第一过孔115在衬底基板100的正投影与屏蔽层120在衬底基板100的正投影无交叠。由于设置有屏蔽层120，而在实际应用中，各像素110中的阳极111与顶电极114需要进行电连接以传输发光的电信号，为了避免屏蔽层120与阳极111以及顶电极114电连接，因此通过设置第一绝缘层140以使顶电极114与屏蔽层120之间实现绝缘效果，以及设置第二绝缘层150以使各阳极111与屏蔽层120之间实现绝缘效果。并且为了使顶电极114与阳极111电连接，因此通过设置与顶电极114一一对应的第一过孔115，以使阳极111通过对应的第一过孔115与对应的顶电极114实现电连接。并且为了避免屏蔽层120对阳极111与顶电极114之间传输电信号的影响，以使第一过孔115在垂直于衬底基板100的方向上与屏蔽层120无交叠。

在具体实施时，在本发明实施例提供的上述阵列基板中，如图1a所示，屏蔽层120在衬底基板100的正投影覆盖各阳极111的边缘在衬底基板100的正投影；

屏蔽层120与各阳极111之间具有第一耦合电容，相邻两个阳极111之间具有第二耦合电容；每个阳极111对应的第一耦合电容的电容值不小于对应的第二耦合电容的电容值。其中，如图2所示，屏蔽层120在衬底基板100的正投影覆盖各阳极111的边缘在衬底基板100的正投影，使得屏蔽层120与各阳极111的边缘在垂直于衬底基板100的方向上具有正对区域s2，该正对区域s2中的屏蔽层120与阳极111之间形成了第一耦合电容，并且使得屏蔽层120与各阳极111的边缘在垂直于衬底基板100的方向上的正对区域s2具有正对面积。另外，相邻两个阳极111在垂直于衬底基板100的方向上的横截面积之间也具有正对区域，该正对区域中的两个阳极之间形成了第二耦合电容，并且使得相邻两个阳极111在垂直于衬底基板100的方向上的正对区域也具有正对面积。

具体地，在每个阳极对应的第一耦合电容的电容值大于对应的第二耦合电容的电容值时，由于屏蔽层直接接地，在某一个像素发光而使其中的阳极具有电压时，该发光像素中的阳极会优先通过电容值大的耦合电容产生电场，即发光像素中的阳极会优先通过第一耦合电容产生电场，从而可以避免发光像素中的阳极通过第二耦合电容产生电场，进而可以避免发光像素中的阳极由于耦合作用对相邻的其他像素发光的干扰，提高显示效果。

在每个阳极对应的第一耦合电容的电容值等于对应的第二耦合电容的电容值时，由于阳极上一般还设置有用于发光的发光功能层，因此阳极上的负载较大，而屏蔽层直接接地且无额外负载，从而在某一个像素发光而使其中的阳极具有电压时，该发光像素中的阳极也会优先通过第一耦合电容产生电场，从而可以避免发光像素中的阳极通过第二耦合电容产生电场，进而可以避免发光像素中的阳极由于耦合作用对相邻的其他像素发光的干扰，提高显示效果。

电容的电容值c0满足公式：其中ε为电容的两个电极之间的

介质的介电常数，s为电容的两个电极的正对面积，k为静电力常量，d为电容的两个电极之间的距离。通过上述电容值c0满足的公式可知，可以通过调节电容的两个电极之间的正对面积或调节电容的两个电极之间的距离，可以调节电容的电容值c0的大小。为了使每个阳极对应的第一耦合电容的电容值不小于对应的第二耦合电容的电容值，在具体实施时，在本发明实施例提供的上述阵列基板中，针对一个阳极，可以使屏蔽层与阳极的边缘的正对面积和阳极与其相邻的阳极之间的正对面积相等，以及使屏蔽层与阳极之间的距离不大于阳极与其相邻的阳极之间的距离。

或者，针对一个阳极，也可以使屏蔽层与阳极之间的距离和阳极与其相邻的阳极之间的距离相等，以及使屏蔽层与阳极的边缘的正对面积不小于阳极与其相邻的阳极之间的正对面积。这样先确定一个变量(电容的两个电极之间的正对面积或电容的两个电极之间的距离)，再调整另一个变量(电容的两个电极之间的距离或电容的两个电极之间的正对面积)，可以较快的达到使每个阳极对应的第一耦合电容的电容值不小于对应的第二耦合电容的电容值的效果。

当然，也可以针对一个阳极，通过同时调节屏蔽层与阳极之间的距离和阳极与其相邻的阳极之间的距离的大小，以及调节屏蔽层与阳极的边缘的正对面积和阳极与其相邻的阳极之间的正对面积的大小，来达到使每个阳极对应的第一耦合电容的电容值不小于对应的第二耦合电容的电容值的效果，在此不作限定。

在具体实施时，在本发明实施例提供的上述阵列基板中，第一绝缘层的材料与第二绝缘层的材料可以为无机材料，例如可以为sinx、sio2等。或者，第一绝缘层的材料与第二绝缘层的材料也可以为有机材料，例如可以为有机树脂类材料等，在此不作限定。

在具体实施时，在本发明实施例提供的上述阵列基板中，顶电极用于与所在的像素中的像素驱动电路电连接，以使像素驱动电路通过顶电极向阳极输入电流，从而驱动发光层发光。并且，顶电极的材料为导电材料。

在具体实施时，在本发明实施例提供的上述阵列基板中，屏蔽层可以为网格状的一体结构。这样可以采用一次构图工艺形成屏蔽层的图形，可以简化制备工艺，降低生产成本。当然，屏蔽层也可以为电连接的多个条状结构，在此不作限定。

为了进一步地屏蔽相邻两个像素之间的电场，阵列基板还可以包括与各所述阳极同层设置且位于各所述像素之间的间隙处的第二层屏蔽层。这样阵列基板上具有两层屏蔽层，如图1c所示，其中一层屏蔽层120位于各所述阳极111面向所述衬底基板100的一侧且与各所述相邻像素110之间的间隙s1对应设置，另一层所述屏蔽层120与各所述阳极111同层设置且位于各所述像素110之间的间隙s1处。图1c所示的阵列基板中的其余膜层均参照上述图1a的实施，在此不作赘述。

实施例二、

以图1b所示的本发明实施例提供的上述阵列基板中，屏蔽层120与各阳极111同层设置且位于各像素110之间的间隙s1处为例进行说明。

在具体实施时，在本发明实施例提供的上述阵列基板中，屏蔽层的材料可以为导电材料，并且屏蔽层接地，以使屏蔽层具有零电势。其中，该导电材料可以为透明导电材料，例如可以为氧化铟锡(ito)材料、氧化铟锌(izo)材料、碳纳米管、石墨烯、纳米金或纳米银等。或者该导电材料也可以为金属材料，例如可以为金、银、铝、铜和钼中之一或组合。当然，在实际应用中，屏蔽层的材料还可以为其他具有屏蔽相邻两个像素之间的电场的功能的材料，在此不作限定。

在具体实施时，在本发明实施例提供的上述阵列基板中，如图1b所示，屏蔽层120与各阳极111可以同层同厚度设置且位于各像素110之间的间隙s1处。这样可以通过接地的屏蔽层120将相邻的两个阳极111之间的电场完全屏蔽，从而可以完全隔绝相邻的两个阳极之间通过耦合作用形成电场，进而可以避免发光像素中的阳极由于耦合作用对相邻的其他像素发光的干扰，提高显示效果。

在具体实施时，在本发明实施例提供的上述阵列基板中，屏蔽层可以为网格状的一体结构。这样可以采用一次构图工艺形成屏蔽层的图形，可以简化制备工艺，降低生产成本。当然，屏蔽层也可以为电连接的多个条状结构，在此不作限定。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，可以使屏蔽层与各阳极材料相同。这样在制备阵列基板时只需要在形成各阳极时改变原有的构图图形，即可通过一次构图工艺形成屏蔽层与各阳极的图形，从而不用增加额外制备屏蔽层的工艺，可以简化制备工艺流程，节省生产成本。

在具体实施时，在本发明实施例提供的上述阵列基板中，如图1b所示，阵列基板还包括：位于屏蔽层120面向衬底基板100一侧的各像素110中的顶电极114，以及位于屏蔽层120与顶电极111之间的第三绝缘层160；

各阳极111通过贯穿第三绝缘层160的第二过孔116与对应的顶电极114电连接；其中，各第二过孔116在衬底基板100的正投影位于对应的顶电极114在衬底基板100的正投影内，且各第二过孔116在衬底基板100的正投影与屏蔽层120在衬底基板100的正投影无交叠。由于设置有屏蔽层120，而在实际应用中，各像素110中的阳极111与顶电极114需要进行电连接以传输发光的电信号，为了避免屏蔽层120与阳极111以及顶电极114电连接，因此通过设置第三绝缘层160以使顶电极114与屏蔽层120之间实现绝缘效果。并且为了使顶电极114与阳极111电连接，因此通过设置与顶电极114一一对应的第二过孔116，以使阳极111通过对应的第二过孔116与对应的顶电极114实现电连接。并且为了避免屏蔽层120对阳极111与顶电极114之间传输电信号的影响，以使第二过孔116在垂直于衬底基板100的方向上与屏蔽层120无交叠。

在具体实施时，在本发明实施例提供的上述阵列基板中，第三绝缘层可以为无机材料，例如可以为sinx、sio2等。或者，第三绝缘层也可以为有机材料，例如可以为有机树脂类材料等，在此不作限定。

在具体实施时，在本发明实施例提供的上述阵列基板中，顶电极用于与所在的像素中的像素驱动电路电连接，以使像素驱动电路通过顶电极向阳极输入电流，从而驱动发光层发光。并且，顶电极的材料为导电材料。

在具体实施时，在本发明实施例提供的上述阵列基板中，阵列基板还可以包括：位于屏蔽层背离衬底基板一侧的第四绝缘层，并且第四绝缘层在衬底基板的正投影覆盖屏蔽层在衬底基板的正投影，且第四绝缘层在衬底基板的正投影与各阳极在衬底基板的正投影无交叠。这样设置以使同层设置的屏蔽层与各阳极之间具有较好的绝缘效果，以及避免第四绝缘层影响阳极向发光功能层输入空穴。

基于同一发明构思，本发明实施例还提供了一种本发明实施例提供的上述任一种阵列基板的制备方法，如图3所示，制备方法的步骤可以包括：

s301、在衬底基板上形成屏蔽层以及位于各像素中且与屏蔽层绝缘的阳极的图形；其中，屏蔽层用于屏蔽相邻两个像素之间的电场。

在具体实施时，在本发明实施例提供的上述制备方法中，在衬底基板上形成屏蔽层以及位于各像素中且与屏蔽层绝缘的阳极的图形之后，还可以包括：在形成有阳极的衬底基板上形成依次形成发光功能层与阴极。

在制备完成的阵列基板中的屏蔽层位于各阳极面向衬底基板的一侧且与各相邻像素之间的间隙对应设置，在具体实施时，在本发明实施例提供的上述制备方法中，在衬底基板上形成屏蔽层以及位于各像素中且与屏蔽层绝缘的阳极的图形之前，还可以包括：

在衬底基板上形成位于各像素中的顶电极的图形；

在形成有顶电极的衬底基板上形成第一绝缘层的图形；

形成屏蔽层的图形，具体可以包括：在形成有第一绝缘层的衬底基板上形成屏蔽层的图形；

在形成屏蔽层的图形之后，且在形成位于各像素中且与屏蔽层绝缘的阳极的图形之前，还可以包括：在形成有屏蔽层的衬底基板上形成第二绝缘层以及贯穿第一绝缘层与第二绝缘层的各第一过孔的图形；其中，各第一过孔在衬底基板的正投影位于对应的顶电极在衬底基板的正投影内，且各第一过孔在衬底基板的正投影与屏蔽层在衬底基板的正投影无交叠；

形成位于各像素中且与屏蔽层绝缘的阳极的图形，具体可以包括：在形成有第一过孔的衬底基板的各像素中形成各阳极的图形，使各阳极通过对应的第一过孔与对应的顶电极电连接。并且在形成有第一过孔的衬底基板的各像素中形成各阳极的图形时，还包括：形成位于各所述阳极之间的间隙处的第二层屏蔽层的图形。通过本方法制备完成的阵列基板可以参见上述阵列基板的实施例，重复之处不再赘述。

在制备完成的阵列基板中的屏蔽层与各阳极同层设置且位于各像素之间的间隙处，在具体实施时，在本发明实施例提供的上述制备方法中，在衬底基板上形成屏蔽层以及位于各像素中且与屏蔽层绝缘的阳极的图形之前，还可以包括：

在衬底基板上形成位于各像素中的顶电极的图形；

在形成有顶电极的衬底基板上形成第三绝缘层以及位于各像素中的贯穿第三绝缘层的各第二过孔的图形；其中，各第二过孔在衬底基板的正投影位于对应的顶电极在衬底基板的正投影内；

在衬底基板上形成屏蔽层以及位于各像素中且与屏蔽层绝缘的阳极的图形，具体可以包括：

在形成有第三绝缘层的衬底基板上形成屏蔽层以及位于各像素中且与屏蔽层绝缘的阳极的图形，使各阳极通过对应的第二过孔与对应的顶电极电连接；其中，各第二过孔在衬底基板的正投影与屏蔽层在衬底基板的正投影无交叠。通过本方法制备完成的阵列基板可以参见上述阵列基板的实施例，重复之处不再赘述。

实施例三、

具体地，制备如图1a所示的屏蔽层120位于各阳极111面向衬底基板100一侧的阵列基板的方法步骤包括：

(1)在衬底基板100上形成位于各像素110中的顶电极114的图形，如图4a所示。具体地，采用一次构图工艺在衬底基板100上形成位于各像素110中的顶电极114的图形。并且在实际制备时，该衬底基板100已经提前形成有位于各像素110中的像素驱动电路130，且形成的顶电极114与对应的像素驱动电路130电连接。

(2)在形成有顶电极114的衬底基板100上形成第一绝缘层140的图形，如图4b所示。具体地，采用一次构图工艺在形成有顶电极114的衬底基板100上形成第一绝缘层140的图形。

(3)在形成有第一绝缘层140的衬底基板100上形成屏蔽层120的图形，如图4c所示。具体地，采用一次构图工艺在形成有第一绝缘层140的衬底基板100上形成屏蔽层120的图形。其中，形成的屏蔽层120的材料可以为导电材料，并且屏蔽层接地。其中，该导电材料可以为透明导电材料，例如可以为ito材料、izo材料、碳纳米管、石墨烯、纳米金或纳米银等。或者该导电材料也可以为金属材料，例如可以为金、银、铝、铜和钼中之一或组合。并且形成的屏蔽层120的膜厚，即垂直于衬底基板100方向上的厚度为5～100nm。

(4)在形成有屏蔽层120的衬底基板100上形成第二绝缘层150以及贯穿第一绝缘层140与第二绝缘层150的各第一过孔115的图形；如图4d所示，其中，各第一过孔115在衬底基板100的正投影位于对应的顶电极114在衬底基板100的正投影内，且各第一过孔115在衬底基板100的正投影与屏蔽层120在衬底基板100的正投影无交叠。具体地，采用一次构图工艺在形成有屏蔽层120的衬底基板100上形成第二绝缘层150以及贯穿第一绝缘层140与第二绝缘层150的各第一过孔115的图形。

(5)在形成有第一过孔115的衬底基板100的各像素110中形成各阳极111的图形，使各阳极111通过对应的第一过孔115与对应的顶电极114电连接，如图4e所示。具体地，采用一次构图工艺在形成有第一过孔115的衬底基板100的各像素110中形成各阳极111的图形。

在步骤(5)中，还包括：在各阳极的间隙处形成第二层屏蔽层的图形。

在步骤(5)之后，还可以包括形成发光功能层112与阴极113，如图1a所示。

实施例四、

具体地，制备如图1b所示的屏蔽层120与各阳极111同层设置的阵列基板的方法步骤包括：

(1)在衬底基板100上形成位于各像素110中的顶电极114的图形；如图5a所示。具体地，采用一次构图工艺在衬底基板100上形成位于各像素110中的顶电极114的图形。并且在实际制备时，该衬底基板100已经提前形成有位于各像素110中的像素驱动电路130，且形成的顶电极114与对应的像素驱动电路130电连接。

(2)在形成有顶电极114的衬底基板100上形成第三绝缘层160以及位于各像素100中的贯穿第三绝缘层160的各第二过孔116的图形；如图5b所示，其中，各第二过孔116在衬底基板100的正投影位于对应的顶电极114在衬底基板100的正投影内。具体地，采用一次构图工艺在形成有顶电极114的衬底基板100上形成第三绝缘层160以及位于各像素100中的贯穿第三绝缘层160的各第二过孔116的图形。

(3)在形成有第三绝缘层160的衬底基板100上形成屏蔽层120以及位于各像素110中且与屏蔽层120绝缘的阳极111的图形，使各阳极111通过对应的第二过孔116与对应的顶电极114电连接；如图5c所示，其中，各第二过孔116在衬底基板100的正投影与屏蔽层120在衬底基板100的正投影无交叠。具体地，采用一次构图工艺在形成有第三绝缘层160的衬底基板100上形成屏蔽层120以及位于各像素110中且与屏蔽层120绝缘的阳极111的图形。这样使屏蔽层120与阳极111同层同材质，且厚度相同。当然，也可以分别采用两次构图工艺形成屏蔽层120以及位于各像素110中且与屏蔽层120绝缘的阳极111的图形，以使屏蔽层120与阳极111同层且厚度相同。其中，形成的屏蔽层的材料可以为导电材料，并且屏蔽层接地。其中，该导电材料可以为透明导电材料，例如可以为ito材料、izo材料、碳纳米管、石墨烯、纳米金或纳米银等。或者该导电材料也可以为金属材料，例如可以为金、银、铝、铜和钼中之一或组合。当然，在实际应用中，屏蔽层的材料还可以为其他具有屏蔽相邻两个像素之间的电场的功能的材料，在此不作限定。

在步骤(3)之后，还可以包括形成发光功能层112与阴极113，如图1b所示。

在实际制备过程中，在步骤(3)之后，且在形成发光功能层与阴极之前，还可以包括，采用一次构图工艺在形成有屏蔽层与阳极的衬底基板上形成第四绝缘层的图形，其中，第四绝缘层在衬底基板的正投影覆盖屏蔽层在衬底基板的正投影，并且第四绝缘层在衬底基板的正投影与各阳极在衬底基板的正投影无交叠。

需要说明的是，在本发明实施例提供的上述制备方法中，构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影、热烘等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。

基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种阵列基板。该显示面板解决问题的原理与前述阵列基板相似，因此该显示面板的实施可以参见前述阵列基板的实施，重复之处在此不再赘述。并且上述显示面板可以为大尺寸、中尺寸、小尺寸以及微小尺寸的有机发光显示面板(oled显示面板)。

在具体实施时，本发明实施例提供的显示面板为高分辨率的有机发光显示面板。

在具体实施时，本发明实施例提供的显示面板可以应用于头戴式视频播放器，头戴式家庭影院、头戴式虚拟现实模拟器、头戴式游戏机、飞行员头盔系统、单兵作战系统、红外夜视仪、头戴医用诊断系统等设备中。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、头戴式视频播放器，头戴式家庭影院、头戴式虚拟现实模拟器、头戴式游戏机、飞行员头盔系统、单兵作战系统、红外夜视仪、头戴医用诊断系统等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。

本发明实施例提供的阵列基板、其制备方法、显示面板及显示装置，通过设置与各阳极绝缘的并且能够屏蔽相邻两个像素之间的电场的屏蔽层，可以在像素发光时，将该发光像素中的阳极与其相邻的像素中的阳极之间的电场进行屏蔽，从而可以避免由于耦合作用，导致该发光像素的阳极使其相邻的像素中的阳极具有耦合电压，进而可以消除相邻两个像素中的阳极之间的耦合作用对像素发光的干扰，提高显示效果。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。