晶片封装体与其制造方法与流程

本发明是有关一种晶片封装体及其制造方法。

背景技术：

随着电子或光电产品诸如数字相机(digitalcamera)、数字摄录象机(digitalvideorecorder)、移动电话(mobilephone)、太阳能电池、屏幕以及照明设备需求的增加，半导体技术发展的相当快速，且半导体晶片的尺寸有微缩化(miniaturization)的趋势，而其功能也变得更为复杂。

上述光电产品的结构里，光感测元件在撷取影像的应用中扮演着重要的角色。这些光电元件独自封装成晶片封装体，再通过外部导电结构电性连结至具有运算元件或控制元件的晶片封装体，以形成完整的半导体装置。然而，上述的方法将使得半导体封装的困难度增加而良率降低，且会增加半导体装置的体积尺寸。因此，有必要寻求一种新的封装体结构与封装方法，其能够解决上述的问题。

技术实现要素：

为了解决上述的问题，本发明提供一种晶片封装体及其制造方法，能将感测晶片与运算晶片封装在同一晶片封装体内。此外，通过本发明的新颖制造方法所形成的环状围绕感测晶片与运算晶片的保护层，能降低漏电流与提升可靠度测试时的保护效果。

本发明的一态样是提供一种晶片封装体。晶片封装体包含感测晶片，其具有第一导电垫、感测元件以及相对的第一表面与第二表面，且感测元件位于第一表面上且电性连接至第一导电垫；运算晶片，具有第二导电垫和运算元件；保护层，环状围绕感测晶片与运算晶片，并暴露感测晶片的感测元件；以及导电层，位于感测晶片的第二表面上，并延伸接触第一导电垫与第二导电垫。

根据本发明的一些实施例，晶片封装体还包含透明基板，位于感测晶片的第一表面上，并连结至感测晶片与运算晶片。

根据本发明的一些实施例，感测晶片通过围堰结构连结至透明基板。

根据本发明的一些实施例，运算晶片通过第二围堰结构连结至透明基板。

根据本发明的一些实施例，运算晶片通过平板结构连结至透明基板。

根据本发明的一些实施例，晶片封装体还包含位于感测晶片与导电层之间和运算晶片与导电层之间的绝缘层。

根据本发明的一些实施例，晶片封装体还包含位于导电层之上且电性连接至导电层的外部导电连结。

本发明的一态样是提供一种晶片封装体的制造方法。此方法先提供晶片，该晶片具有导电垫以及相对的第一表面和第二表面；接着层压保护层于晶片的第二表面上，并环状围绕晶片；去除一部分的保护层以暴露至少一部分的第一表面、一部分的第二表面或其组合；然后于晶片的第二表面上形成导电层，且该导电层延伸接触导电垫。

根据本发明的一些实施例，晶片为多个晶片。

根据本发明的一些实施例，至少一部分晶片为感测晶片，感测晶片具有感测元件于晶片的第一表面之上。

根据本发明的一些实施例，至少一部分晶片为运算晶片，运算晶片具有运算元件。

根据本发明的一些实施例，于层压保护层之前，晶片封装体的制造方法还包含粘结晶片的第一表面至载体基板。

根据本发明的一些实施例，于形成导电层之后，晶片封装体的制造方法还包含移除载体基板。

根据本发明的一些实施例，晶片封装体的制造方法还包含连结晶片的第一表面至透明基板。

根据本发明的一些实施例，连结晶片的第一表面至透明基板包含粘贴晶片的第一表面至位于透明基板上的围堰结构。

根据本发明的一些实施例，连结晶片的第一表面至透明基板包含粘贴一部分晶片的第一表面至位于透明基板上的围堰结构，且连结另一部分晶片的第一表面至位于透明基板上的平板结构。

根据本发明的一些实施例，于连结晶片的第一表面至透明基板之前，晶片封装体的制造方法还包含粘结晶片的第二表面至载体基板。

根据本发明的一些实施例，于层压保护层之前，晶片封装体的制造方法还包含移除载体基板。

根据本发明的一些实施例，晶片封装体的制造方法还包含于晶片与导电层之间形成绝缘层。

根据本发明的一些实施例，还包含于导电层之上形成外部导电连结，且该外部导电连结电性连接至导电层。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的详细说明如下。

图1a及图1b分别绘示根据本发明的一些实施例，一种晶片封装体的俯视图及仰视图；

图2至图4分别绘示根据本发明的一些实施例，不同晶片封装体的剖面图；

图5绘示根据本发明的一些实施例，一种制造晶片封装体的方法的流程图；

图6a-6g绘示根据本发明的一些实施例，图2的晶片封装体，在制程各个阶段的剖面图；

图7绘示根据本发明的一些实施例，一种制造晶片封装体的方法的流程图；

图8a-8g绘示根据本发明的一些实施例，图3的晶片封装体，在制程各个阶段的剖面图；

图9绘示根据本发明的一些实施例，一种制造晶片封装体的方法的流程图；以及

图10a-10f绘示根据本发明的一些实施例，图4的晶片封装体，在制程各个阶段的剖面图。

其中，附图中符号的简单说明如下：

100：晶片封装体；110：感测晶片；112：第一表面；114：第二表面；118：第一导电垫；120：运算晶片；122：第一表面；124：第二表面；126：运算元件；128：第二导电垫；130：感测元件；140：保护层；152：第一穿孔；154：第二穿孔；162：第一绝缘层；164：导电层；166：第二绝缘层；168：外部导电连结；180：切割道；200：晶片封装体；210：感测晶片；212：第一表面；214：第二表面；218：第一导电垫；220：运算晶片；222：第一表面；224：第二表面；226：运算元件；228：第二导电垫；230：感测元件；240：保护层；252：第一穿孔；254：第二穿孔；262：第一绝缘层；264：导电层；266：第二绝缘层；268：外部导电连结；280：切割道；290：透明基板；292：围堰结构；300：晶片封装体；310：感测晶片；312：第一表面；314：第二表面；318：第一导电垫；320：运算晶片；322：第一表面；324：第二表面；326：运算元件；328：第二导电垫；330：感测元件；340：保护层；352：第一穿孔；354：第二穿孔；362：第一绝缘层；364：导电层；366：第二绝缘层；368：外部导电连结；380：切割道；390：透明基板；392：围堰结构；394：平板结构；1000：方法；1002、1004、1006、1008、1010、1012、1014、1016、2002、2004、2006、2008、2010、2012、2014、2016、2018、3002、3004、3006、3008、3010、3012、3014：步骤。

具体实施方式

以下的揭露内容提供许多不同的实施例或实例，以实现本发明的不同特征。特定实例的组成及布局叙述如下，以简化本发明。当然这些仅是实例，并非用以限制。举例而言，在叙述中，第一特征形成于第二特征上方或之上时，随之而来可包含实施例，其中第一及第二特征形成以直接接触；且亦可包含实施例，其中额外的特征可形成于第一及第二特征之间，因此第一及第二特征可不直接接触。此外，本发明可在各实例中重复元件编号及/或文字。重复的目的在于简化且明确，但不在其中决定介于所讨论的多种实施例及/或组态之间的相对关系。

以下所提到的单数用语，除了内文有特别指明外，皆包含多个指涉物。因此，例如：一晶片，除了内文有特别指明外，具有两个或两个以上晶片的实施例。本说明书所提到的“一实施例”意指与此实施例相关的特定的特征、结构或特性被包含在本揭露的至少一实施例。因此，于本说明书多个地方出现的“一实施例”并不一定皆指同一实施例。此外，以下揭露的特定的特征、结构或特性，在有益的情形下可在一实施例或多个实施例中相互组合。应当理解的是，以下图示是以说明为目的，并非按比例绘制。

请参阅图1a、1b及图2，其分别绘示根据一些实施例的一种晶片封装体100的俯视图、仰视图及剖面图，且图2是沿着图1a、1b中剖面线a-a的晶片封装体100的剖面图。如图2所示，晶片封装体100包含感测晶片110和运算晶片120。感测晶片110具有第一导电垫118、感测元件130以及相对的第一表面112和第二表面114，且感测元件130位于感测晶片110的第一表面112上。运算晶片120具有运算元件126、第二导电垫128以及相对的第一表面122和第二表面124。其中，第一导电垫118与感测元件130电气相连，而第二导电垫128则与运算元件126电气相连。

在一些实施例中，感测晶片110与运算晶片120包含半导体元件、内层介电层(ild)、内金属介电层(imd)、钝化层(passivationlayer)与内连金属结构，其中第一导电垫118和第二导电垫128为内连金属结构的其中一层金属层。第一导电垫118和第二导电垫128的材质例如可以采用铝、铜、镍或其他合适的金属材料。

在一些实施例中，感测元件130可为有源元件(activeelement)或无源元件(passiveelements)、数字电路或模拟电路等集成电路的电子元件(electroniccomponents)、光电元件(optoelectronicdevices)、微机电系统(microelectromechanicalsystems,mems)、微流体系统(microfluidicsystems)、或利用热、光线及压力等物理量变化来测量的物理感测器(physicalsensor)、射频元件(rfcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(microactuators)、表面声波元件、压力感测器(pressuresensors)等，但不以此为限。在本实施例中，感测元件130为光感测元件，具有接收电磁波或光的功能，例如但不局限于：影像感测器(cis)。

请继续参阅图2，晶片封装体100还包含保护层140。由图1a、1b可见，保护层140环状围绕感测晶片110与运算晶片120，并提供电气绝缘的效果于感测晶片110与运算晶片120之间。值得注意的是，保护层140是以层压的方式形成，可提供更佳的电气绝缘效果与可靠度测试时的保护效果，其将于后详述。保护层140的材质可为环氧树脂。

请继续参阅图2，晶片封装体100还包含第一穿孔152与第二穿孔154，第一穿孔152自感测晶片110的第二表面114朝第一表面112延伸，并暴露出第一导电垫118，而第二穿孔154自运算晶片120的第二表面124朝第一表面122延伸，并暴露出第二导电垫128。此外，第一绝缘层162设置于感测晶片110的第二表面114和运算晶片120的第二表面124，并覆盖第一穿孔152和第二穿孔154的侧壁，但未覆盖第一穿孔152中的第一导电垫118和第二穿孔154中的第二导电垫128。在本发明的一些实施例中，第一绝缘层162所使用的材料为氧化硅、氮化硅、氮氧化硅或其它合适的绝缘材料。此外，导电层164位于第一绝缘层162下，且部分的导电层164位于第一穿孔152和第二穿孔154之中并接触第一导电垫118和第二导电垫128，以电性连接至第一导电垫118和第二导电垫128。导电层164的材质例如可以采用铝、铜、镍或其他合适的金属材料。

请继续参阅图2，晶片封装体100还包含第二绝缘层166于感测晶片110的第二表面114和运算晶片120的第二表面124，且覆盖第一绝缘层162与导电层164，但未完全填满第一穿孔152和第二穿孔154，而形成气隙(未标示)于第一穿孔152和第二穿孔154之中。此外，外部导电连结168设置于导电层164下，使外部导电连结168可通过导电层164而与第一导电垫118和第二导电垫128电性连接。在本发明的其他部分实施例中，外部导电连结168为焊球、凸块等业界熟知的结构，且形状可以为圆形、椭圆形、方形、长方形，并不用以限制本发明。

应了解到，已叙述过的元件材料将不再重复赘述。在以下叙述中，将叙述其他实施方式的晶片封装体。

请参阅图3，其绘示本发明其他部分实施例的另一态样的晶片封装体200的剖面图。晶片封装体200具有感测晶片210、运算晶片220、保护层240、导电层264和外部导电连结268。此外，晶片封装体200也包含其他如图2的晶片封装体100所绘示的类似结构，为简化说明，在此不赘述。晶片封装体200不同于晶片封装体100之处在于，晶片封装体200具有透明基板290位于感测晶片210的第一表面212和运算晶片220的第一表面222之上，且此透明基板290通过位于其上的围堰结构(damstructure)292连结至感测晶片210的第一表面212和运算晶片220的第一表面222。透明基板290可使光线或电磁波通过。值得注意的是，围堰结构292为环状结构，使得透明基板290与感测晶片210维持一间距，并与构成一空间于透明基板290与感测晶片210之间以保护感测元件230。此外，晶片封装体200还包含粘着层(未绘示)于围堰结构292与感测晶片210和围堰结构292与运算晶片220之间，使得围堰结构292与感测晶片210的第一表面212和运算晶片的第一表面222能稳定结合。在本发明的一些实施例中，透明基板290可为玻璃或石英，而围堰结构292可为环氧树脂、聚亚酰胺、光阻或硅基材料。

请参阅图4，其绘示本发明其他部分实施例的另一态样的晶片封装体300的剖面图。晶片封装体300具有感测晶片310、运算晶片320、保护层340、导电层364和外部导电连结368。此外，晶片封装体300也包含其他如图2的晶片封装体100所绘示的类似结构，为简化说明，在此不赘述。晶片封装体300不同于晶片封装体100之处在于，晶片封装体300具有透明基板390位于感测晶片310的第一表面312和运算晶片320的第一表面322之上，且此透明基板390通过位于其上的围堰结构(damstructure)392连结至感测晶片310的第一表面312，而运算晶片320的第一表面322则通过位于其上的平板结构394连结至透明基板390。透明基板390可使光线或电磁波通过。值得注意的是，围堰结构392为环状结构，使得透明基板390与感测晶片310维持一间距，并与构成一空间于透明基板390与感测晶片310之间以保护感测元件330。此外，晶片封装体300还包含粘着层(未绘示)于围堰结构392与感测晶片310和平板结构394与透明基板390之间，使得围堰结构392与感测晶片210的第一表面212之间，以及平板结构394与透明基板390之间能稳定结合。在本发明的一些实施例中，透明基板390可为玻璃或石英，而围堰结构392和平板结构394可为环氧树脂、聚亚酰胺、光阻或硅基材料。

接下来请参阅图5及图6a-6g，前者绘示图2的晶片封装体100的制造流程图，而后者则绘示其于制程各个阶段的剖面图。此制造流程示意图仅绘示完整制造过程中的相关部分。可于图5所示的步骤进行前、进行期间与进行后提供额外的步骤，且如下所述的一些步骤于添加额外的实施例于本方法时，可被取代、删除或变动。步骤/制程的顺序可进行自由交换。

请继续参阅图5及图6a，方法1000起始于步骤1002，其提供感测晶片110与运算晶片120。感测晶片110具有第一表面112及第二表面114，且运算晶片120具有第一表面122和第二表面124。此外，感测晶片110和运算晶片120包含半导体元件、内层介电层(ild)、内金属介电层(imd)、钝化层(passivationlayer)与内连金属结构，其中第一导电垫118和第二导电垫128为内连金属结构的其中一层金属层。为方便说明，本发明所有实施例中的感测晶片110包含至少一感测元件130以及至少一第一导电垫118，而运算晶片120则包含一运算元件126以及至少一第二导电垫128，其中，感测元件130位于感测晶片110的第一表面112上，而第一导电垫118则位于第一表面112下并电性连接至感测元件130。值得注意的是，运算元件126与第二导电垫128可位于运算晶片120内部任意的位置，且互相电性连接。此外，感测晶片110与运算晶片120可为单一晶片，或各为多个晶片。换言之，本发明的晶片封装体内的晶片种类与数量并不局限于图6a所示。此外，第一导电垫118和第二导电垫128的材质例如可以采用铝、铜、镍或其他合适的金属材料。

请继续参阅图5及图6a，方法1000进行至步骤1004，其粘结感测晶片110的第一表面112与运算晶片120的第一表面122至载体基板170。在本发明的一些实施例中，感测晶片110和运算晶片120可通过例如粘着层172粘结至载体基板170，使其之间稳定结合。

请继续参阅图5及图6b，方法1000进行至步骤1006，其层压保护层140于感测晶片110的第二表面114与运算晶片120的第二表面124上，并环状围绕感测晶片110与运算晶片120。此保护层140是以环氧树脂所制成的胶带，通过层压(lamination)的方式而形成。具体而言，先预热此胶带并通过滚轮等方式，将此胶带层压在感测晶片110的第二表面114与运算晶片的第二表面124之上，并填入感测晶片110与运算晶片120间的缝隙。接着，通过适当的加热处理使此胶带硬化成保护层140。值得注意的是，此胶带的大小大于感测晶片110与运算晶片120，使得后续形成的保护层140，由上而视(如图1a所示)，环状围绕感测晶片110与运算晶片120。此外，通过适当调整制程参数，例如：胶带的物化性质、层压的压力和晶片间的间距，可使得胶带确实填满晶片间的缝隙，进而使后续形成的保护层140具有更低的漏电流，且于后续的可靠度测试时，能提供更佳的保护效果。此外，相较于传统须另行开模步骤的封装制程，本发明具有此层压步骤的封装制程能更快速、简单、低成本地制造晶片封装体。

请继续参阅图5及图6c，方法1000进行至步骤1008，其通过薄化制程去除一部分的保护层140以暴露感测晶片110的第二表面114和运算晶片120的第二表面124。此外，尚可于暴露感测晶片110的第二表面114和运算晶片120的第二表面124之后，进一步对感测晶片110的第二表面114和运算晶片120的第二表面124进行薄化制程，使感测晶片110与运算晶片120达到所需的厚度，且利于后续的硅穿孔(tsv)制作。薄化制程一般可包括蚀刻、铣削(milling)、磨削(grinding)或研磨(polishing)。

请继续参阅图5及图6d，方法1000进行至步骤1010，其自感测晶片110的第二表面114形成暴露第一导电垫118的第一穿孔152，和自运算晶片120的第二表面124形成暴露第二导电垫128的第二穿孔154。形成第一穿孔152和第二穿孔154的方式例如可以是微影蚀刻，但不以此为限。蚀刻可例如为干式蚀刻或湿式蚀刻。第一穿孔152和第二穿孔154可为倾斜开口或垂直开口，且其俯视形状可为任何形状，如圆形、椭圆性、正方形、长方形或其他合适的形状。

请继续参阅图5及图6e，方法1000进行至步骤1012，其形成第一绝缘层162与导电层164于第一穿孔152和第二穿孔154上。第一绝缘层162用以隔离感测晶片110及运算晶片120自后续形成的导电层，其材质可例如为环氧树脂、防焊材料或其他适合的绝缘材料，如氧化硅、氮化硅、氮氧化硅、金属氧化物或其组合。例如可利用涂布方法或沉积方法形成第一绝缘层162。涂布方法例如为旋转涂布或喷涂。沉积方法例如为物理气相沉积、化学气相沉积、低压化学气相沉积、等离子增强式化学气相沉积、快速热化学气相沉积或常压化学气相沉积。值得注意的是，第一绝缘层162并未完全覆盖第一导电垫118和第二导电垫128。

接着，如图6e所示，形成导电层164于第一绝缘层162下方。可利用例如溅镀、蒸镀、电镀或无电镀的方式制作，使用的材料例如是铝、铜、镍或其他合适的导电材料。先沉积导电材料覆盖第一绝缘层162、第一导电垫118以及第二导电垫128，再以微影蚀刻的方式图案化上述导电材料以形成导电层164于第一绝缘层162下方，且导电层164的一部分位于第一穿孔152和第二穿孔154之中并接触第一导电垫118和第二导电垫128，以电性连接至第一导电垫118和第二导电垫128。通过上述图案化导电材料层的步骤，可重新布局后续形成的晶片封装体的信号传导路线。值得注意的是，导电层164可分别通过第一导电垫118及第二导电垫128，将感测晶片110的感测元件130与运算晶片120的运算元件126电性连结起来，以进行信号输入、输出与控制。

请继续参阅图5及图6f，方法1000进行至步骤1014，其形成第二绝缘层166与外部导电连结168于导电层164之上，即形成第二绝缘层166与外部导电连结168于导电层164的下方。第二绝缘层166可使用前述第一绝缘层162的制程与材料，形成于导电层164之上即形成于导电层164的下方。接着，形成外部导电连结168于第二绝缘层166之上，即形成外部导电连结168于第二绝缘层166的下方。在本发明的一些实施例中，外部导电连结168为焊球、凸块等业界熟知的结构，且形状可以为圆形、椭圆形、方形、长方形，并不用以限制本发明。值得注意的是，外部导电连结168在后续制程中可连接至印刷电路板，使感测元件130通过第一导电垫118、导电层164以及外部导电连结168电性连接至印刷电路板，进行信号输入或输出。同样地，外部导电连结168也可使运算元件126通过第二导电垫128、导电层164以及外部导电连结168电性连接至印刷电路板，进行信号输入或输出。

值得注意的是，形成外部导电连结168之后，可沿着切割道180切割感测晶片110与运算晶片120，使切割后的感测晶片与运算晶片形成独立的晶片封装体，同时具有感测与运算的功能。更详细的说，切割道180分别位于第一导电垫118及第二导电垫128旁，依序沿着切割道180切割第二绝缘层166、第一绝缘层162、感测晶片110或运算晶片120、粘着层172以及载体基板170后，能将相邻二晶片分离，以形成独立的晶片封装体。值得注意的是，在其他实施例中，感测元件可为分开的两部分，而切割道则位于两分开部分的感测元件之间。

请继续参阅图5及图6g，方法1000进行至步骤1016，其移除载体基板170。可通过热处理或紫外光照射处理等合适的方法，使位于载体基板170与感测晶片110与载体基板170与运算晶片120之间的粘着层172失去粘性，以自感测晶片110与运算晶片120移除载体基板170。值得注意的是，移除载体基板170与粘着层172后，感光元件130上方(即感测晶片110的第一表面112的上方)不具有任何遮蔽物。在本实施例中，运算晶片120的第一表面122上方也不具任何遮蔽物。

应了解到，已叙述过的元件材料及其制造方法将不再重复赘述。在以下叙述中，将叙述其他实施方式的晶片封装体的形成方法。

接下来请参阅图7及图8a-8g，前者绘示图3的晶片封装体200的制造流程图，而后者则绘示其于制程各个阶段的剖面图。此制造流程示意图仅绘示完整制造过程中的一相关部分。可于图7所示的步骤进行前、进行期间与进行后提供额外的步骤，且如下所述的一些步骤于添加额外的实施例于本方法时，可被取代、删除或变动。步骤/制程的顺序可进行自由交换。

请继续参阅图7及图8a，方法2000起始于步骤2002，其提供感测晶片210与运算晶片220。感测晶片210与运算晶片220与图6a晶片封装体100的感测晶片110与运算晶片120相同，故不在此赘述。值得注意的是，如前所述，感测晶片210与运算晶片220可为单一晶片，或各为多个晶片。换言之，本发明的晶片封装体内的晶片种类与数量并不局限于图8a所示。

请继续参阅图7及图8a，方法2000进行至步骤2004，其粘结感测晶片210的第二表面214与运算晶片220的第二表面224至载体基板270。如前所述感测晶片210与运算晶片220通过一粘着层272粘结至载体基板270。

请继续参阅图7及图8b，方法2000进行至步骤2006，其连结感测晶片210的第一表面212与运算晶片220的第一表面222至透明基板290。如图8b所示，感测晶片210与运算晶片220通过位于透明基板290上的围堰结构(damstructure)292连结至透明基板290。透明基板290可使光线或电磁波通过。值得注意的是，围堰结构292为环状结构，使得透明基板290与感测晶片210维持一间距，并与构成一空间于透明基板290与感测晶片210之间以保护感测元件230。此外，晶片封装体200还包含粘着层(未绘示)于围堰结构292与感测晶片210和围堰结构292与运算晶片220之间，使得围堰结构292与感测晶片210的第一表面212和运算晶片220的第一表面222能稳定结合。在本发明的一些实施例中，透明基板290可为玻璃或石英，而围堰结构292可为环氧树脂、聚亚酰胺、光阻或硅基材料。

请继续参阅图7及图8c，方法2000进行至步骤2008，其移除载体基板270。移除载体基板270的方法如图6g所述，故不在此赘述。

接着，方法2000进行至步骤2010，其层压保护层240于感测晶片210的第二表面214及运算晶片220的第二表面224上，并环状围绕感测晶片210与运算晶片220。层压保护层240的方法如图6b所述，故不在此赘述。值得注意的是，由于围堰结构292会形成一密闭空间于其环状结构内，故保护层240不会填入围堰结构292内。换言之，感测元件230的周围不会有保护层240填入。

请继续参阅图7及图8d，方法2000进行至步骤2012，其通过薄化制程去除一部分的保护层240以暴露感测晶片210的第二表面214。如前所述，尚可于暴露感测晶片210的第二表面214和运算晶片220的第二表面224之后，进一步对感测晶片210的第二表面214和运算晶片220的第二表面224进行薄化制程，使感测晶片210与运算晶片220达到所需的厚度。薄化制程如图6c所述，故不在此赘述。

请继续参阅图7及图8e，方法2000进行至步骤2014，其自感测晶片210的第二表面214形成暴露第一导电垫218的第一穿孔252，和自运算晶片220的第二表面224形成暴露第二导电垫228的第二穿孔254。第一穿孔252和第二穿孔254的形状与形成方式如图6d所述，故不在此赘述。

请继续参阅图7及图8f，方法2000进行至步骤2016，其形成第一绝缘层262与导电层264于第一穿孔252和第二穿孔254上。第一绝缘层262用以隔离感测晶片210及运算晶片220自后续形成的导电层。而导电层264可分别通过第一导电垫218及第二导电垫228，将感测晶片210的感测元件230与运算晶片220的运算元件226电性连结起来，以进行信号输入或输出。值得注意的是，第一绝缘层262未完全覆盖第一导电垫218和第二导电垫228，而导电层264则直接接触第一导电垫218与第二导电垫228并与其电气相连。第一绝缘层262和导电层264的材质、形状与形成方法如图6e所述，故不在此赘述。

请继续参阅图7及图8g，方法2000进行至步骤2018，其形成第二绝缘层266与外部导电连结268于导电层264之上，即形成第二绝缘层266与外部导电连结268于导电层264的下方。值得注意的是，外部导电连结268在后续制程中可连接至印刷电路板，使感测元件230通过第一导电垫218、导电层264以及外部导电连结268电性连接至印刷电路板，进行信号输入或输出。同样地，外部导电连结268也可使运算元件226通过第二导电垫228、导电层264以及外部导电连结268电性连接至印刷电路板，进行信号输入或输出。第二绝缘层266和外部导电连结268的材质、形状与形成方法如图6f所示，故不在此赘述。

值得注意的是，形成外部导电连结268之后，可沿着切割道280切割感测晶片210与运算晶片220，使切割后的感测晶片与运算晶片形成独立的晶片封装体，同时具有感测与运算的功能。更详细的说，切割道280分别位于第一导电垫218及第二导电垫228旁，依序沿着切割道280切割第二绝缘层266、第一绝缘层262、感测晶片210或运算晶片220以及透明基板290后，能将相邻二晶片分离，以形成独立的晶片封装体。值得注意的是，在其他实施例中，感测元件可为分开的两部分，而切割道则位于两分开部分的感测元件之间。

接下来请参阅图9及图10a-10f，前者绘示图4的晶片封装体300的制造流程图，而后者则绘示其于制程各个阶段的剖面图。此制造流程示意图仅绘示完整制造过程中的一相关部分。可于图9所示的步骤进行前、进行期间与进行后提供额外的步骤，且如下所述的一些步骤于添加额外的实施例于本方法时，可被取代、删除或变动。步骤/制程的顺序可进行自由交换。

请继续参阅图9及图10a，方法3000起始于步骤3002，其提供感测晶片310与运算晶片320。感测晶片310与运算晶片320与图6a晶片封装体100的感测晶片110与运算晶片120相同，故不在此赘述。值得注意的是，如前所述，感测晶片310与运算晶片320可为单一晶片，或各为多个晶片。换言之，本发明的晶片封装体内的晶片种类与数量并不局限于图10a所示。

请继续参阅图9及图10a，方法3000进行至步骤3004，其连结感测晶片310的第一表面312与运算晶片320的第一表面322至透明基板390。如图10a所示，感测晶片310与运算晶片320分别通过位于透明基板390上的围堰结构(damstructure)392连结与位于运算晶片320的第一表面322上的平板结构394，连结至透明基板390。透明基板390可使光线或电磁波通过。值得注意的是，围堰结构392为环状结构，使得透明基板390与感测晶片310维持一间距，并与构成一空间于透明基板390与感测晶片310之间以保护感测元件330。此外，晶片封装体300还包含粘着层(未绘示)于围堰结构392与感测晶片310之间和平板结构394与运算晶片320之间，使得围堰结构392与感测晶片310的第一表面312之间和透明基板390与运算晶片320的第一表面322之间能稳定结合。在本发明的一些实施例中，透明基板390可为玻璃或石英，而围堰结构392与平板结构394可为环氧树脂、聚亚酰胺、光阻或硅基材料。在其他实施例中，平板结构为粘着层。

值得注意的是，不同于围堰结构392，平板结构394先粘贴至运算晶片320的第一表面322上，接着才通过粘着层(未绘示)将平板结构394粘结至透明基板390。如此一来，运算晶片320能更精准地粘着至预定位置，且可于此步骤中调整运算晶片320的位置，而不会如感测晶片310一样，受限于已固定在透明基板390上的围堰结构392。

请继续参阅图9及图10b，方法3000进行至步骤3006，其层压保护层340于感测晶片310的第二表面314上，并环状围绕感测晶片310与运算晶片320。层压保护层340的方法如图6b所述，故不在此赘述。值得注意的是，由于围堰结构392会形成一密闭空间于其环状结构内，故保护层340不会填入围堰结构392内。换言之，感测元件330的周围不会有保护层340填入。

请继续参阅图9及图10c，方法3000进行至步骤3008，其通过薄化制程去除一部分的保护层340以暴露感测晶片310的第二表面314。如前所述，尚可于暴露感测晶片310的第二表面314和运算晶片320的第二表面324之后，进一步对感测晶片310的第二表面314和运算晶片320的第二表面324进行薄化制程，使感测晶片310与运算晶片320达到所需的厚度。薄化制程如图6c所述，故不在此赘述。

请继续参阅图9及图10d，方法3000进行至步骤3010，其自感测晶片310的第二表面314形成暴露第一导电垫318的第一穿孔352，和自运算晶片320的第二表面324形成暴露第二导电垫328的第二穿孔354。第一穿孔352和第二穿孔354的形状与形成方式如图6d所述，故不在此赘述。

请继续参阅图9及图10e，方法3000进行至步骤3012，其形成第一绝缘层362与导电层364于第一穿孔352和第二穿孔354上。第一绝缘层362用以隔离感测晶片310及运算晶片320自后续形成的导电层。而导电层364可分别通过第一导电垫318及第二导电垫328，将感测晶片310的感测元件330与运算晶片320的运算元件326电性连结起来，以进行信号输入或输出。值得注意的是，第一绝缘层362未完全覆盖第一导电垫318和第二导电垫328，而导电层364则直接接触第一导电垫318与第二导电垫328并与其电气相连。第一绝缘层362和导电层364的材质、形状与形成方法如图6e所述，故不在此赘述。

请继续参阅图9及图10f，方法3000进行至步骤3014，其形成第二绝缘层366与外部导电连结368于导电层364之上。值得注意的是，外部导电连结368在后续制程中可连接至印刷电路板，使感测元件330通过第一导电垫318、导电层364以及外部导电连结368电性连接至印刷电路板，进行信号输入或输出。同样地，外部导电连结368也可使运算元件326通过第二导电垫328、导电层364以及外部导电连结368电性连接至印刷电路板，进行信号输入或输出。第二绝缘层366和外部导电连结368的材质、形状与形成方法如图6f所示，故不在此赘述。

值得注意的是，形成外部导电连结368之后，可沿着切割道380切割感测晶片310与运算晶片320，使切割后的感测晶片与运算晶片形成独立的晶片封装体，同时具有感测与运算的功能。更详细的说，切割道380分别位于第一导电垫318及第二导电垫328旁，依序沿着切割道380切割第二绝缘层366、第一绝缘层362、感测晶片310或运算晶片320、平板结构394以及透明基板390后，能将相邻二晶片分离，以形成独立的晶片封装体。值得注意的是，在其他实施例中，感测元件可为分开的两部分，而切割道则位于两分开部分的感测元件之间。

由上述本发明实施例可知，本发明具有下列优点。本发明的晶片封装体同时具有运算晶片(或集成电路)与感测晶片(或影像感测元件)，因而能有效缩减运算感测晶片封装体的大小以及提升晶片封装体的应用性。再者，上述晶片封装体中，感测晶片的感测元件(或影像感测元件)上方完全无任何遮盖物，或存有通过围堰结构连结至感测晶片的透明基板，以形成空间于感测元件周遭以保护感测元件并同时达到透光的效果。而在本发明的制造方法中，感测晶片与运算晶片是以层压环氧树脂胶带的方式，形成环状围绕感测晶片与运算晶片的保护层，接着经过热处理以形成坚固的保护层。由于使用层压的制程，能使后续所形成的保护层紧密而无空隙，进一步改善漏电流与可靠度测试时的保护效果。据此，本发明可使用新颖且简单的制程形成同时具有运算晶片与感测晶片的晶片封装体，且此晶片封装体具有低漏电流的功能，还能于可靠度测试时，提供晶片更加的保护效果。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。