电子零件封装体的制造方法
【技术领域】
[0001] 本发明设及一种W树脂密封半导体晶片等电子零件的封装体制造方法，尤其 是设及一种电磁性遮蔽封装体内的晶片的屏蔽（shield)用沟槽的形成方法、W及在 PoP(Packageon化ckage;堆迭）技术中用于电气连接上下的封装体的通孔用孔的形成方 法。
【背景技术】
[0002] 在水平方向（面方向）配置半导体晶片等电子零件并W树脂密封的封装体中，为 了防止相接近的零件产生干扰，而必须电磁性遮蔽（屏蔽）封装体内的零件。
[0003] 关于在封装体内的进行电磁遮蔽的情形的一般的构成例，参照图1进行说明。另 夕F，在W下本说明书中所参照的各附图，为了简化说明而将各部的尺寸比例适当地变更，其 并非为正确地表示了实际制品的形状。图1中（a)是半导体封装体1的剖面图，图1中化） 是图1中（a)所示的半导体封装体1的上面图（俯视图）。图1中（a)是图1中化）的 A-A'线剖面图。在半导体封装体1的制造步骤中，首先，将半导体晶片20所具备的电极端 子21，通过凸块化ump) 22而与基板10上的配线11连接，对运类W由热硬化性的树脂材料 (例如环氧树脂（epoxy))构成的树脂层30进行密封。接着，在树脂层30的表面301 (上 面）形成既定图案的沟槽31并使基板10上的接地电极12露出。然后，在已形成的沟槽31 埋入屏蔽材32、施W涂膜等。通过W上的步骤，能够遮蔽半导体封装体1内的零件间的电磁 性干扰。
[0004] 此外，随着电子机器的小型化，对半导体封装体的高密度化的需求大增，作为因应 如此的需求的技术，提供有利用PoP型的晶片积层构造的TMV灯虹OU曲MoldVia;树脂成 型晶圆穿孔导通）法的制品。 阳0化]参照图2,对TMV法的PoP型的晶片积层构造的一实施例进行说明。图2中（a)表 示化P中的下侧封装体Ia及上侧封装体化，图2中化）表示将两者积层连接的状态。针对 配设在上侧封装体化上的电子零件等适当地省略图示，对于具有与图1相同或类似功能的 构件，在相同符号的尾末附加既定的字符而加W区分。关于半导体晶片20a或各种配线等 的树脂密封步骤是与图1所示的实施例相同。在图2(a)中，在下侧封装体la，取代沟槽31 而形成有到达基板IOa上的上下连接电极13a的孔31a(例如圆形的开口部）。在上侧封装 体化，在设置于背面（该图中下侧的面）的上下连接电极13b上镶有（mounting)焊珠33。 接着，W将上下连接电极13b上的焊珠33嵌入于孔31a的方式，将上侧封装体化载置于下 侧封装体Ia上。若确认上下的封装体化、Ia的位置关系是适合的，则通过回焊（reflow)加 热将焊珠33溶融而填满孔31a内，成为连接上下的封装体化、Ia的上下连接电极13b、13a 的连接通孔34。另外，也可取代上下连接电极13b上的焊珠33,而在孔31a内填充导电性 材料。
[0006] 专利文献1 :日本特开2009-26805号公报。
【发明内容】
[0007] 在上述的实施例中，屏蔽用沟槽或通孔用孔的形成，现有W往一般是通过雷射加 工进行。该加工手法是通过雷射照射使树脂材料溶融而进行，由于未伴随切削器具磨耗等 的劣化因此广泛被采用。
[0008] 然而，雷射加工容易受封装体的厚度偏差或弯曲等的影响，例如若封装体的厚度 小于假定值，则存在有雷射强度过大而切断配线、伤及基板等不佳情况产生，因此存在有必 须进行精密的控制而使加工变复杂等的问题。
[0009] 作为避免如此的问题的方法之一，在专利文献1中，记载有W下内容：在基板框架 与成型模具间的密闭空间填充密封树脂的被覆方法中，通过将压接在基板框架上的配线的 柱状突起设于模具，形成通孔用的贯通孔。
[0010] 然而，在专利文献1记载的方法中，恐有在柱状突起的前端与配线之间存在有微 小间隙的情形时而未形成贯通孔、为了避免此情况而强压接导致在配线留下伤痕等情况。
[0011] 为了正确地形成沟槽或孔的深度，虽说在目前最佳为研磨（milling)加工，但必 须频繁地更换已磨耗的切削器具。
[0012] 本发明是有鉴于上述的情况而完成，其目的在于：在电子零件封装体的制造步骤 中，在不使基板或该基板上的配线破损之下，在密封树脂上形成屏蔽用沟槽或通孔用孔。
[0013] 为了解决上述课题所完成的本发明的电子零件封装体的制造方法，是在密封已配 设在基板上的电子零件及电极垫的密封树脂的表面上，形成到达该电极垫的沟槽或孔的方 法，其特征在于，包含：
[0014] (a)在该密封树脂的表面上的供形成该沟槽或孔的位置，通过模具成形而形成未 到达该电极垫的预备沟槽或预备孔的第1步骤；W及
[0015] 化）通过使在该第1步骤中形成的预备沟槽或预备孔的深度增大的加工而使该电 极垫露出的第2步骤。
[0016] 在本发明的电子零件封装体的制造方法中，在密封电子零件与电极垫的密封树脂 的表面上的使电极垫露出的沟槽或孔的形成位置，通过模具成形而形成有未到达该电极垫 的程度的深度的预备沟槽或预备孔（第1步骤）。然后，通过使该预备沟槽或预备孔的深 度增大的加工而使该电极垫露出，由此W该预备沟槽或预备孔作为屏蔽用沟槽或通孔用孔 (第2步骤）。在第2步骤中，例如可通过研磨加工或雷射加工，使该预备沟槽或预备孔的 深度增大。
[0017] 此处，上述所谓的"密封树脂的表面"，意指在各个电子零件封装体中、与基板相接 的面相反侧的密封树脂的面（图1及图2所示的实施例中W301、301a及30化的符号图 示）。此外，在上述"电极垫"包含接地电极、及电子零件具备的端子W及与其连接的配线 电极等。另外，上述"密封树脂"，可高比率地包含防止因树脂收缩产生的封装体弯曲的填料 (例如Si化等粒子），是该领域中所周知的。
[0018] 根据上述的构成，在到达基板上的电极垫的沟槽或孔的形成中，由于无需使在第1 步骤中形成的预备沟槽或预备孔到达电极垫，因此并不会有如专利文献1般因模具压迫电 极垫而赋予伤痕的情况。进一步地，通过预先在第1步骤中利用模具成形完成加工至中途， 而能够在利用研磨加工进行第2步骤的情形时，抑制切削器具的耗损。此外，在W雷射加工 进行第2步骤的情形时，由于能够依据预备沟槽或预备孔的深度而抑制照射雷射的强度， 因此基板或配线破损的不佳情况难W产生。因此，能够在不使基板或该基板上的配线破损 之下，在密封树脂上形成屏蔽用沟槽或通孔用孔。
[0019] 该第1步骤，优选为包含W下步骤：使用一模具、与在腔室底部具备有具有低于该 沟槽或孔的深度的高度的突起销的另一模具，使从背面侧保持该基板的该一模具与该另一 模具抵接且紧固模具，并在该腔室中填充树脂材料。由此，能够简易地形成预备沟槽或预备 孔。
[0020] 上述所谓的"一模具"及"另一模具"，例如是上模（或下模）及下模（或上模）， 其各个是否相对应，并非为变更本发明的趣旨。例如，在上述"另一模具"为上模的情形，上 述"底部"成为在垂直线中位于上方，本发明中所谓的底部的用语并非与下部同义。
[0021] 另外，在上述"底部"，也包含与腔室的底面同一水平面的顶出销（ejectorpin)等 的头部顶面。关于该"底部"、"头部"及"顶面"的用语亦与上述同样地，并非W垂直线中的 上下来定义。
[0022] 在上述第1步骤中，也可通过设置在可从该腔室的底面突出的顶出销的头部顶面 的该突起销而形成该预备沟槽或预备孔。由此，使从腔室取出电子零件封装体变容易。
[0023] 根据本发明的电子零件封装体的制造方法，能够在不使基板或该基板上的配线破 损之下，在密封树脂上形成屏蔽用沟槽或通孔用孔。
【附图说明】
[0024] 图1，是形成有一般的屏蔽用沟槽的半导体封装体的构造例的剖面图（a)及俯视 图化）。
[00巧]图2,是在TMV法的化P型的晶片积层构造的一实施例中，在下侧封装体镶有焊珠 的状态的剖面图（a)及在下侧封装体积层连接有上侧封装体的状态的剖面图化）。
[00%] 图3,是本发明的一实施方案的电子零件封装体的制造方法的第1步骤的第1阶段 (a)、第2阶段化）、第3阶段（C)及第4阶段（d)。
[0027] 图4,是同一实施方案中的具备有突起销的顶出销的立体图（a)及其变形实施例 化)。
[0028] 图5,是在同一实施方案中形成的预备孔的剖面图（a)及通过加工使该预备孔的 深度增大所形成的孔的剖面图化）。
[0029] 图6,是电子零件封装体的制造方法的另一实施例中的第1阶段（a)、第2阶段 化）、第3阶段（C)及第4阶段（d)。
[0030] 图7,是电子零件封装体的制造方法的再另一实施例中的第1阶段（a)、第2阶段 化）及第3阶段（C)。
[0031] 图8,是在中空区域配置有多个单片基板的状态的金属板及粘着片的俯视图（a) 及剖面图化）。
[0032] 图9,是密封多个单片基板的电子零件封装体的制造方法的一实施例中的第1阶 段（a)、第2阶段化）、第3阶段（C)及第4阶段（d)。
[0033] 图10,是密封多个单片基板的电子零件封装体的制造方法的再另一实施例中的第 1阶段（a)、第2阶段（b)及第3阶段（C)。
[0034] 符号说明
[0035] 1、la、lb:半导体封装体
[0036] 10、10a、IOb:基板
[0037] 1